디지털논리회로실험 - 제 10장 플립플롭

소개글

1. 실험 목적 및 기본 개념
기억소자로서의 플립플롭의 기본개념을 이해하고 각종 플립플롭의 원리 및 동작 특성을 실험을 통하여 이해함.

목차

1. 실험 목적 및 기본 개념
2. 실험 과정, 회로도 및 타이밍 다이어그램 그리고 예비실험 및 조사
2.1 플립플롭의 이론
2.2 RS 래치(Latch)
2.3 동기식 RS 플립플롭
2.4 D플립플롭
2.5 JK 플립플롭

3.1 RS Latch
3.2 동기식 RS Flip Flop
3.3 D Flip Flop
3.4 JK Flip Flop

4. 사용 기자재 및 부품

본문내용

1. 실험 목적 및 기본 개념
기억소자로서의 플립플롭의 기본개념을 이해하고 각종 플립플롭의 원리 및 동작 특성을 실험을 통하여 이해함.

2. 실험 과정, 회로도 및 타이밍 다이어그램
그리고 예비실험 및 조사
2.1 플립플롭의 이론
순차 논리회로(Sequential Logic Circuit)는 입력에 의해서만 출력이 결정되는 조합논리회로(Combinational logic Circuit)와는 달리 입력신호 이외에 현재의 출력상태 일부가 입력으로 피드백되어 최종 출력을 결정하는 회로. 이러한 순차논리회로의 가장 기본이 되는 회로가 플립플롭 회로. 플립플롭(FF: Flip-Flop)은 쌍안정 멀티바이브레이터(Bistable multivibrator)라고도 하며, 다음 입력신호가 들어올 때까지 현재의 출력 상태를 계속 유지하는 회로를 말한다. 플립플롭은 1개 이상 2개의 입력이 있으며, 출력은 반드시 2개가 존재하며 두 개의 출력은 서로 상반되는 값을 갖는다. 또한 플립플롭은 메모리 기능을 가지고 있어야 한다. 메모리 소자인 플립플롭은 2진수 1Bit를 기억할 수 있는 소자로서 RS 플립플롭, JK 플립플롭, D 플립플롭 등이 있다. 이러한 플립플롭은 크게 동기식 플립플롭(Synchronous Flip Flop)과 비동기식 플립플롭(Asynchronous Flip Flop)으로 나눌 수 있는데, 비동기식 플립플롭은 입력신호를 가하는 순간에만 출력값이 변하는 플립플롭이고, 동기식 플립플롭은 클럭펄스(Clock Pulse)에 의해서 동작하는 플립플롭. 또한 동기식 플립플롭은 트리거(Trigger)방식에 의하여, 클럭펄스가 ‘1’인 동안에 입력이 출력에 영향을 미치는 레벨트리거 방식(Level trigger) [그림 A]와 같이 클럭펄스의 상승 에지에서 동작하는 상승에지 트리거(Positive Edge trigger)방식, 클럭펄스의 하강 에지에서 동작하는 하강에지 트리거(Negative Edge trigger)방식 [그림 B]으로 나눌 수 있다.

참고 자료

없음