예비 연산증폭기
- 최초 등록일
- 2008.12.10
- 최종 저작일
- 2008.03
- 8페이지/
한컴오피스
- 가격 1,500원
![할인쿠폰받기](/images/v4/document/ico_det_coupon.gif)
소개글
1. 목적
☞ 연산증폭기(Operational Amplifier ; op-amp.)의 특성을 이해하고, 연산증폭기를 이용한 회로 설계 능력을 배양한다.
목차
1. 목적
2. 준비문제
(1) 연산 증폭기를 이용한 다음과 같은 회로들이 있다. 이 회로의 전압 이득, 입력저항, 그리고 출력 저항이 아래와 같다. 이를 유도하라.
(2) 두 개의 신호를 더하는 회로를 설계하고, 이를 응용하여 4-bit D/A convert ter를 설계하라.
(3) Voltage Follower 에 대하여 설명하라.
(4) 연산 증폭기를 이용한 다음과 같은 회로들이 있다. 이 회로의 입력과 출력 사이의 관계가 아래와 같음을 보여라.
(5) 다음 회로는 1차 미분 방정식을 계산하는 아날로그 컴퓨터 회로이다. 이 회로가 계산하는 미분 방정식은 무엇인가? 이를 응용하여 이차 미분 방정식을 푸는 아날로그 컴퓨터를 설계하라.
(6) 다음 회로는 구형파를 발생하는 회로이다. 구형파의 모양을 도시하라. 구형파의 주기는 얼마인가? Duty-cycle은 얼마인가? 근거도 함께 밝혀라.
(7) 우리가 보통 사용하는 연산증폭기(예: )의 주파수 특성은 다음 그림과 같다. 이 연산 증폭기를 이용하여 비반전 증폭기를 구현하였을 때 주파수 특성을 구하라. 비반전 증폭기의 전압이득이 DC에서의 전압이득의 배가 되는 주파수 는 얼마인가?
본문내용
(6) 다음 회로는 구형파를 발생하는 회로이다. 구형파의 모양을 도시하라. 구형파의 주기는 얼마인가? Duty-cycle은 얼마인가? 근거도 함께 밝혀라.
② 구형파의 주기
위의 회로의 경우 를 만족하는 반면, 의 경우, 증가는 하지만 capacitor가 충전하는데 시간이 걸리므로 을 만족하지 못하고 따라서 이 회로는 comparator로 동작하게 된다. 즉, 로 동작하는 구간에서는 위로 saturation하게 되고(옆의 그림에서 에 해당, 이 때 ), 이 경우에는 보다 가 더 크므로 capacitor가 충전되게 된다.
로 동작하는 구간에서는 아래로 saturation하게 된다. (옆의 그림의 에 해당, 이 때 ). 옆에 그림에서 볼 수 있듯이 가 이상이 되면, 이 되면서 capacitor는 방전되게 된다.
이와 같은 capacitor의 충전과 방전에 관해 식으로 써보면
먼저 충전할 때의 식은
이는 을 만족할 때까지 계속되며, 이를 만족하는 시간 을 구하면
이다.
방전할 때의 식은
이는 을 만족할 때까지 계속되며, 이를 만족하는 시간 을 구하면
이다.
주기 이므로 위에서 구한 두 식을 더하면
가 된다.
③ Duty-cycle & 근거
duty cycle은 이므로 위에서 구한 식을 대입하여 구할 수 있다.
이다.
참고 자료
문서에 첨부되어있습니다.