4 Bit Ripple Carry Adder 제작 (VHDL)

소개글

VHDL 을 이용한 4비트 리플 캐리 가산기입니다.
프로그래밍 코드와 실험 결과 과정 등이 포함되어 있습니다.

목차

4 Bit Ripple Carry Adder 제작 (VHDL)

◆ Title : 4 Bit Ripple Carry Adder 제작

◆ VHDL Code

◆ Schematic Still Image

◆ Simulation Waveforms

◆ Make comparison between 1`s complement and 2` complement

◆ 고찰

본문내용

◆ Title : 4 Bit Ripple Carry Adder 제작

◆ VHDL Code

-- ::: micro_01.vhd :::

- component 를 이용하여 하나의 1비트 full adder를 만든 후 4개를 이어서 제작.
- 초기 carry는 ‘0’을 입력.
- 최종 carry는 Overflow 포트로 출력.


-- ::: full_adder.vhd :::

- exclusive OR, AND, OR 게이트를 사용하여 Full Adder 제작.

◆ Make comparison between 1`s complement and 2` complement

- complement(보수) : 어떤 수에 대하여 부족한 나머지 부분을 보충해주는 수.

- (r-1)‘s complement : 일반적으로 r진법의 n자리수의 수 N에 대하여, (r-1)의 보수는 (rn-1)-N의로 정의.
→ 10진수 546700에 대한 9‘s complement는 999999-546700=453299
→ 2진수 101100에 대한 1‘s complement는 010011.
(“101100“에 대하여 각 비트에 “111111”을 exclusive-OR을 시켜주면 010011이 나오게 된다.)

- r`s complement : 일반적으로 r진법의 n자리의 수 N에 대한 r의 보수는 N≠0일 때는 rn-N이고, N=0일 때는 0으로 정의.
→ 10진수 2389에 대한 10‘s complement는
(9999-2389)+1 = (7610)+1 = 7611.
→ 2진수 101100에 대한 2‘s complement는
(101100 XOR 111111) +1 = 010011 +1 = 010100.

참고 자료

없음