Verilog 및 Quartus II를 이용한 논리회로 설계 실습 2-예비,결과 보고서
- 최초 등록일
- 2009.01.25
- 최종 저작일
- 2006.09
- 9페이지/
한컴오피스
- 가격 1,000원
![할인쿠폰받기](/images/v4/document/ico_det_coupon.gif)
소개글
Verilog 및 Quartus II를 이용한 논리회로 설계 실습 II
1.목적
Verilog 및 Quartus II를 이용하여 논리회로를 설계하는 방법을 이해하고 이를 이용하여 논리회로를 설계, simulation한다.
2.사용 Sofware
Quartus II (www.altera.com에서 download)
4:1 MUX, 3-bit comparator를 HDL 및 schemaatic로 설계하고 simulation하여 결과를 비교
실험2 예비보고서
① Verilog의 Module instantiation에 대하여 설명하시오.
② 1-bit full adder 및 4-bit full adder의 동작에 대하여 조사하고 다음의 1-bit full adder의 진리표를 완성하시오.
③ 1-bit full adder를 이용하여 4-bit adder를 구현하는 방법에 대하여 조사하시오.
④ 3-bit comparator의 진리표를 작성하고, 이를 바탕으로 3-bit comparator를 설계하시오.
실험2 결과보고서
1) Schematic을 이용한 4-bit adder 설계
2) Simulation 결과를 통하여 설계된 4-bit adder의 동작에 대하여 설명하시오.
3) 게이트수준(Gate-level) Verilog를 이용한 4-bit adder 설계
4) 3-bit comparator 설계
목차
3. 실험 방법
1) Schematic을 이용한 4-bit adder 설계
Quartus II의 schematic editor를 이용하여 4-bit adder를 설계한다.
Simulation을 위한 입력 waveform file을 작성한 후 simulation하여 설계된 4-bit adder의 동작을 검증한다.
2) 동작수준(behavioral level) Verilog를 이용한 4비트 가산기 (4-bit adder) 설계
Verilog를 사용하여 Behavioral level 4-bit adder를 설계한다.
설계된 4-bit adder를 실험 1)의 입력 파형을 이용하여 simulation 한 후 동작을 검증한다.
3) 게이트수준(Gate-level) Verilog를 이용한 4-bit adder 설계
1-bit full adder를 gate-level로 modeling한다.
Simulation을 통하여 설계된 1-bit full adder의 동작을 확인한다.
위에서 설계된 1-bit full adder를 4개 이용하여 4-bit adder를 설계한다.
설계된 4-bit adder를 실험 1)의 입력 파형을 이용하여 simulation 한 후 동작을 검증한다.
4) 3-bit comparator 설계
Schematic, behavioral-level Verilog, gate-level Verilog 중 하나의 방법을 선택하여 3-bit comparator를 설계하시오.
Simulation을 통하여 설계된 3-bit comparator의 동작을 확인하시오.
본문내용
실험2 예비보고서
① Verilog의 Module instantiation에 대하여 설명하시오.
-> Windows는 메모리의 효율적인 사용을 위하여 프로그램의 수와는 관계없이 코드 영역은 하나만 생성한다. 이러한 부분들을 각각 코드영역과 데이터를 보관하는 데이터영역으로 부른다. 메모리상에 할당된 객체를 instance라 하며, Verilog와 같은 프로그램에서는 코드 영역에 대한 Module instantiation을 구분하고 있다. module은 여러 가지 객체를 만들 수 있게 한다. 이러한 module은 하나의 객체가 될 수 있지만, 불러왔을 때 또 다른 객체를 만들 수 있는 기본 설계가 될 수 있다. 각 module은 고유 이름을 지정해주어야 하고 그 고유이름으로 불러와서 사용할 수 있다.
② 1-bit full adder 및 4-bit full adder의 동작에 대하여 조사하고 다음의 1-bit full adder의 진리표를 완성하시오.
-> 1-bit full adder는 2진수 입력 A, B와 아랫자리에서 올라오는 자리올림 Cin을 더하여 합을 나타내는 Sum과 윗자리로 자리올림 하는 Cout으로 출력해 준다.
4-bit full adder는 기본적으로 1-bit full adder와 비슷하지만 맨 첫 자리 Cin은 접지시켜 0이 입력되도록 하고 첫 자리의 Cout은 둘째 자리 Cin으로 입력되며, 둘째 자리 Cout은 셋째 자리 Cin로 입력되고, 셋째 자리 Cout은 넷째 자리 Cin으로 입력된다. 이 4-bit full adder는 통상 사람이 덧셈을 수행하는 방식과 같이 최하위 비트의 입력으로부터 출력 캐리가 구해지고, 그 최하위 비트의 캐리가 다음 상위 비트 연산에 영향을 주어 연속적으로 계산된다.
참고 자료
없음