"VSS" 검색결과 201-220 / 419건

• 

  설계실습 7. 위상 제어 루프 결과

  (OP amp의 동작전원은Vcc=+5V, Vss=-5V 이고, Logic gate들의 동작전원은 5V & GND 이다.)(2) 기준신호(Vref : 1~10㎑, 5V peak-to-peak

  리포트 | 3페이지 | 1,000원 | 등록일 2010.11.12

  다운로드 장바구니
• 

  물질수지도에 대하여

  =164+127=291kg/day생슬러지의 함수율을 98%(스러지 비중은 1.0)로 하면생슬러지량(습윤상태)2.잉여 슬러지량제거되는 BOD/kg 당 0.7kg의 슬러지가 발생하고 VSS

  리포트 | 5페이지 | 1,000원 | 등록일 2010.12.01

  다운로드 장바구니
• 

  전자공학실험2 결과(4장)

  (VDD=15V, -VSS=-15V, RD1=3kΩ, RG1=1MΩ, RD2=3kΩRG2=1MΩ, RD=10kΩ)(1) 오프셋 전압을 측정하고, 0V가 아니면 그 이유를 설명하시오.

  리포트 | 6페이지 | 1,000원 | 등록일 2012.04.09

  다운로드 장바구니
• 

  10 SS 분석

  고형물질은 휘발성고형물질(VSS)와 잔류성고형물질(FSS)로 이루어진다.

  리포트 | 5페이지 | 1,000원 | 등록일 2014.01.21 | 수정일 2014.03.17

  다운로드 장바구니
• 

  [전자회로실험] 설계2결과. CMOS OP AMP 설계

  이때, 전원 전압은 VDD=-VSS=±7.5V 로 설정하고, 각 transistor의 ㅣVtㅣ=1V, k=0.5mA/V, l=1/50V로 고려한다. ... 하지만 peak-to-peak값을 구함에 있어서 시뮬레이션의 convergence애러로 인하여 [-]값을 Vss로 주지 못하여 오차가 생기게 되었다. ... 젤 먼저 생각할수 있는 오차 원인은 실험 회로를 구성함에 있어서 Vss값을 어떻게 하느냐에 따라서 값이 다르게 나타나기도 하였는데 시뮬레이션에서는 0[V]로 놓고 실험한 반면에 실험에서는

  리포트 | 10페이지 | 1,000원 | 등록일 2010.05.30

  다운로드 장바구니
• 

  부유물질(ss)실험

  1. 배경 및 목적부유물질을 물중에 현탁되어 있는 입자상의 고형물을 말하며 폐수의 오염도를 검토하는데 쓰이는 중요한 지표 중의 하나이다. 부유물질의 측정시험은 1차 및 2차 처리와 같은 공정에 있어서 유입 또는 유출되는 부유물질의 부하를 알 수 있게 하며 이에 의해서 ..

  리포트 | 2페이지 | 1,000원 | 등록일 2010.11.11

  다운로드 장바구니
• 

  논리회로실험 - 제 9장 KIT의 출력방식 중 하나인 LCD display 결과보고서

  Description1,2,3번은 전원에 관한 핀 버튼이다.4,5번은 회로의 초기화에 사용되는 버튼이고 6번은 enable을 하는 버튼이다.7번부터 14번까지는 입력을 하는 버튼이다.cf) ① VSS

  리포트 | 22페이지 | 1,000원 | 등록일 2014.08.15

  다운로드 장바구니
• 

  11월 19일 실험 보고서(INT)

  이번 실험에 사용된 VSS값은 지난 SOUR실험때 사용된 시료와 같은 시료를 사용하였으므로 VSS값역시 같은 값을 사용하였다.

  리포트 | 8페이지 | 4,500원 | 등록일 2012.03.13 | 수정일 2016.01.21

  다운로드 장바구니
• 

  전자회로실험 차동증폭기 예비보고서

  구성하여 CMRR값을 증가시키는 이유는 Rss의 경우 값을 증가시키면 MOSFET 트랜지스터의 Saturation 상태를 벗어나기 쉽고, 이것을 해결하기 위해서 인가 전압 VDD나 VSS를

  리포트 | 7페이지 | 1,000원 | 등록일 2012.12.31

  다운로드 장바구니
• 

  전자 회로 실험 - 광전자 소자

  광 커플러의 전달 특성 전원전압의 증가에 따라 전류가 증가하고, Vout =VSS-IR2 식에 의해 결과를 예측할 수 있다.고생하셨습니다. ... 의존) 광커플러 (optocoupler) 한 개의 LED와 광검출기(photodetector)로 구성- couple 광다이오드 (photodetector)에 걸리는 전압 Vout =VSS-IR2

  리포트 | 7페이지 | 1,000원 | 등록일 2009.10.26

  다운로드 장바구니
• 

  solids(SS)

  - 5.25 = 558.05 )하수TS = 506.67 (측정치)VS = 80 (측정치)FS = 426.67 (측정치)SS = 49.98 (측정치)VSS = 26.028 ( VSS ... = SS - FSS = 49.98 - 23.95SS = 82.32 (측정치)VSS = 18.54 ( VSS = SS - FSS = 82.32 - 63.78 = 18.54 )FSS ... = 12.92 ( VSS = SS - FSS = 18.17 - 5.25 = 12.92 )FSS = 5.25 (측정치)DS = 617.13 ( DS = TS - SS = 635.3

  리포트 | 14페이지 | 2,500원 | 등록일 2008.09.01

  다운로드 장바구니
• 

  서강대학교 전자회로1 설계과제 2 - MOSFET을 이용한 differential amplifier 설계

  CJ=0.57E-3 CJSW=0.12E-9+MJ=0.5 MJSW=0.4 CGDO=0.4E-9 JS=10E-9 CGBO=0.38E-9 CGSO=0.4E-9)(9) VDD= 3.3V, VSS

  리포트 | 19페이지 | 1,000원 | 등록일 2014.11.29

  다운로드 장바구니
• 

  Tphl(Low to high propagation delay time)과 Tplh(high to low propagation delay time)가 주어졌을 때 Inverter의 Width 구하기

  ) .ic v(vout)=2.5 Cxc0 vout vss 1pf Mxn0 vout vin vss vss n w=6.6u l=0.25u .endTpHL 계산TpHL 계산(계속)TpHL ... ) .ic v(vout)=0 Cxc0 vout vss 1pf Mxn0 vout vin vss vss n w=6.447u l=0.25u .endTpHL 계산(계속)Output과 10.5ns가 ... /Nmos.lib' device .temp=70 .tran 0.001 13ns vss vss 0 dc 0 vin vin 0 pwl(0ns 0v 10ns 0v 10.001ns 2.5v

  리포트 | 22페이지 | 1,000원 | 등록일 2008.01.06

  다운로드 장바구니
• 

  예비6

  Must be held at nominally the same potential as VSS.5. ... VSS : Di function.4.ANGND : Reference ground for the A/D converter.

  리포트 | 5페이지 | 1,500원 | 등록일 2011.06.01

  다운로드 장바구니
• 

  소신호 MOSFET 증폭기(Pspice 포함)

  Av 는 드레인 전류 √ I D 에 반비례(2) 소스 공통 증폭기 VDD = 15V RD 100k 14 3 5 4, 7 Cs 10uF + - RG 1M + v1 - Rs 270k -Vss ... 능동소자부하를 가진 고이득 MOTFET 증폭기 (1) 고이득 MOSFET 증폭기 Q4 Q2 R SS 135k Q1 Q3 R G 1M + v i - 14 both ICs Rs 47k Vss

  리포트 | 19페이지 | 1,000원 | 등록일 2011.10.05

  다운로드 장바구니
• 

  생물학적 질소제거

  이론적으로는 Nitrosomonas가 0.29 g VSS/g NH4+-N를 생성하며, Nitrobacter는 0.084 g VSS/g NO2--N이 생성되는 것으로 계산되지만, 실제 ... 관찰결과 Nitrosomonas가 0.04 ～ 0.13 g VSS/g NH4+-N를 생성하고 Nitrobacter는 0.02 ～ 0.07 g VSS/g NO2--N이 생성하는 것으로 ... 이론적인 계수보다 관찰결과가 낮은 것은 산화에 의해 생성되는 에너지의 일부분이 미생물을 유지하기 위한 기능으로 전환되기 때문으로서 질산화균의 총 증식계수는 0.06 ～ 0.20g VSS

  리포트 | 34페이지 | 2,000원 | 등록일 2009.06.30

  다운로드 장바구니
• 

  하수처리공정

  103= 615.1mg/LMt = 73015 / 33333 x 103= 2190mg/L③질소제거 대상량eff NH4N= 1.0mg/L, eff orgN= 0.5mg/L, 세포합성(VSS ... →201 x 0.3 = 60.3kg COD2차 sludge → C5H7O2N →12 x 5 + 1 x 7 + 16 x 2 + 14 = 113kg VSS→113 x 0.3 =33.9kg ... x 10-3/0.175 = 2914m3(2.91h)⑧메탄에너지 생산량1차 sludge → C10H19O3N →12 x 10 + 1 x 19 + 16 x 3 + 14 = 201kg VSS

  리포트 | 3페이지 | 1,000원 | 등록일 2009.06.06

  다운로드 장바구니
• 

  (발표자료)BJT의 고정바이어스 및 전압분배기 회로.ppt

  4Mutisim 시뮬레이션VCE=16.498VVB= 0.694VVE=0VVC=16.5V실험순서 (3/8)4Mutisim 시뮬레이션VCE=16.846VVB= 0.656VVE=0VVC=16.8Vß의

  리포트 | 18페이지 | 2,000원 | 등록일 2012.01.21

  다운로드 장바구니
• 

  ESD protection circuit design concepts and strategy

  Vdd에서 power clamp를 통해 Vss로 도착한 전류의 흐름은 다이오드를 통해 I/O pad로 이어진다.° Vss based 회로와 sanpback device- Vss-에서 ... discharge의 경우 Vss- 와 Vdd-의 경로가 다르게 나타난다.Vss-의 경우 전류패스가 Vss로 바로 이루어지지만, Vdd의 경우 Vdd rail을 통해 power clamp를 ... clamp가 Vss로의 흐름을 감당하게 된다.

  리포트 | 6페이지 | 1,000원 | 등록일 2007.09.10 | 수정일 2015.01.28

  다운로드 장바구니
• 

  응용전자회로 1차 설계 과제 입니다. 2 stage cmos op amp설계 / folded cascode 설계가 포함되어 있습니다.

  range, Maximum output swing, Frequency response, Phase margin 등DC gain of Av = 1000 V/VI=200 μA, VDD=VSS ... Maximum output swing, Frequency response, Phase margin 등DC gain of Av = 1000 V/VI=200 μA, IB=200 μA, VDD=VSS

  리포트 | 25페이지 | 3,000원 | 등록일 2011.07.13

  다운로드 장바구니