"회로설계도" 검색결과 281-300 / 9,427건

• 

  [전기회로] PSPICE를 이용한 회로 설계

  Stage 1 회로 해석 및 PSPICEStage 1의 PSPICE 회로도Stage1 PSPICE simulation2. ... Stage 2 회로 해석 및 PSPICEStage 2의 PSPICE 회로도Stage2 PSPICE simulation5. ... 회로설계를 시작해야 하고, 어떻게 풀이를 해 나가야 하는지 너무 많은 생각이 들었었다.

  리포트 | 10페이지 | 2,000원 | 등록일 2022.03.26

  다운로드 장바구니
• 

  현대오트론 반도체직무 합격자소서

  그 후 반도체공학(Ⅰ,Ⅱ)를 통하여 반도체에 대한 기본적인 이해도를 쌓았으며, 전자회로 (Ⅰ,Ⅱ) 수업을 통하여 회로설계에 대한 기초적인 지식을 습득하였습니다. ... flash ADC 구현을 목표로 열심히 공부하고 있습니다.이처럼 반복되는 시행착오에 대한 흥미와 반도체 회로설계에 대한 관심과 이해도를 갖춘 제가 차량용 반도체 설계에 적합한 인재라고 ... 또한 현재 아날로그 집적회로 수업과 전자회로종합설계 수업을 통하여 회로설계에 대한 역량을 쌓아가고 있습니다.이와같은 차량 및 반도체에 대한 관심과 흥미로 인해, 차량과 반도체 설계에

  자기소개서 | 3페이지 | 3,000원 | 등록일 2023.12.01

  다운로드 장바구니
• 

  전기및디지털회로실험 실험7 결과보고서

  것이다.(3) 실험 (4)항에서 구성한 최종 회로도를 도실하고 그 테스트 결과를 정리하라. ... 연결함으로써 C, B, A 신호에 000~111까지 8개의 입력신호 조합을 모두 입력해 보았을 때 8개 각각의 출력신호에 따른 LED가 점등했다.(2) 실험 (3)항에서 구성한 최종 회로도를 ... 경우에 따라서 어떤 회로는 더 간단하게 구현할 수 있을지도 모르나, 원하는 회로의 기능이 복잡해질수록 디코더를 사용하는 것이 회로 설계에서 복잡도와 필요한 부품의 개수를 줄일 수 있을

  리포트 | 10페이지 | 1,000원 | 등록일 2024.03.12

  다운로드 장바구니
• 

  [서울시립대] 전자전기컴퓨터설계실험2 / Lab02(예비) / 2021년도(대면) / A+

  Half-adder Half-adder 회로도- 반가산기(Half-adder)는 이진수의 한자리수를 연산하고, 자리올림수 출력(carry out)에 따라 출력한다. ... 대하여 조사하시오. 4-bit Carry Look Ahead 구조도 4-bit Carry Look Ahead 회로도- 덧셈은 정보처리의 기본중에 기본이기 때문에 고속 정보처리를 위해서 ... Schematic 설계는 ISE가 제공하는 여러가지 종류의 logic gate 심볼을 직접 불러와서 배치하고 연결함으로써 디지털 회로를 디자인하고, Schematic 방식으로 설계한

  리포트 | 9페이지 | 2,000원 | 등록일 2022.07.16

  다운로드 장바구니
• 

  [첨삭완료][보고서 점수 1등] 2021년 [전기회로설계실습 예비보고서 04] Thevenin 등가회로 설계

  설계하여 회로도를 제출하라.3.1의 값을 참고하여V _{Th} =1.4V,R _{Th} =1.093k OMEGA 이고, 등가회로는 다음과 같다. ... 목적Thevenin 등가회로를 설계, 제작, 측정하여 원본 회로 및 이론값과 비교한다.2. ... 설계실습 계획서그림과 같이R _{L}이 부하인 브리지회로의 Thevenin 등가회로를 이론 및 실험으로 구하고 비교하려 한다.- 실험에서 주어진 회로를 오른쪽 회로와 같이 등가회로로

  리포트 | 4페이지 | 1,500원 | 등록일 2022.09.20

  다운로드 장바구니
• 

  디지털논리회로2 중간고사

  [문제 1] – 10점다음은 Jk-F/F과 T-F/F의 회로도이다. 여기표를 완성 하시오. ... [문제 2] – 20점다음 순차회로를 해석 하시오.1) 논리식 작성2) 상태표 작성3) 상태 천이도 작성[문제 3] – 30점 [ 직렬가산기 설계 ]시프트 레지스터 A, B에 저장되어 ... • LSB 부터 출력• A의 출력을 x, B의 출력을 y로 정의• 가산에 의해 발생하는 캐리는 JK-F/F에 저장한 뒤 다음 자리 연산에 더함1) 상태표2) 논리식 도출3) 논리 회로도

  시험자료 | 1페이지 | 2,000원 | 등록일 2021.11.23

  다운로드 장바구니
• 

  A+ 중앙대 아날로그및디지털회로설계실습(결과)8. 래치와 플립플롭

  회로도를 그리고 사용한 장비의 종류, 모델명을쓰고 장비의 연결상태를 그린다. 실험방법 및 손서를 다른 사람이 이해하기 쉽도록 자세히 서술한다. ... NOR게이트와 NAND 게이트를 이용하여 RS-Latch를 설계하고 시뮬레이션과 실제 회로의 동작을 비교해보았다. ... 설계실습 내용 및 분석 (결과 report작성 내용)8-4-1 PSPICE를 활용한 RS 래치 구현 및 동작(A) PSPICE를 사용하여 그림 9-1의 회로를 구현 및 동작시키고,

  리포트 | 5페이지 | 1,000원 (10%↓) 900원 | 등록일 2022.09.10

  다운로드 장바구니
• 

  한양대 Verilog HDL 1

  FPGA나 집적 회로 등의 전자공학 회로를 설계하는 언어로, 회로도를 작성하는 대신 언어적인 형태로 전자 회로의 기능을 구성할 수 있다. ... 관련 이론Verilog 베릴로그는 IEEE 1364로 표준화된 것으로, 전자회로 및 시스템에 사용되는 하드웨어 기술 언어이다. ... 또한, Verilog HDL의 기본적인 시작 방법과 프로젝트 생성 후 값 설정하기, gate 연결하기 등과 같은 기본적인 요소를 숙지하고 추후 다양한 기능들로 원하는 회로를 구성해

  리포트 | 5페이지 | 2,000원 | 등록일 2023.03.21

  다운로드 장바구니
• 

  [디지털공학개론]여러 가지 플립플롭을 이용한 3비트 2진 카운터 설계

  플립플롭을 활용하여 3Bit 2진 카운터 회로 설계①. ... [T 플립플롭의 진리표]TQ비고00 → 0불변10 → 1보수(Toggle)[T 플립플롭의 회로도]③. JK플립플롭을 활용한 3 Bit 2진 카운터 설계 과정ⅰ. ... 디지털공학개론여러 가지 플립플롭을 이용한3비트 2진 카운터 설계1. 3Bit 카운터 회로①.

  리포트 | 8페이지 | 9,000원 | 등록일 2021.05.07

  다운로드 장바구니
• 

  [중앙대 전기회로설계실습 4 예비보고서] Thevenin 등가회로 설계

  설계하여 회로도를 제출하라.VVV=Ω(b) 의 전압과 전류는 얼마인가? ... 목적Thevenin등가회로를 설계, 제작, 측정하여 원본 회로 및 이론값과 비교한다2. ... (b) 를 구하는 실험회로를 설계하고 실험절차를 설명하라.

  리포트 | 6페이지 | 1,000원 | 등록일 2021.08.09

  다운로드 장바구니
• 

  실험 20_차동 증폭기 기초 실험 예비보고서

  저항3 배경 이론능동 부하와 전류 거울집적회로를 설계할 때 일정한 전류원이 가장 기본적인 요소가 되는데, 전류원이 필요한 곳마다 저항을 사용하여 회로를 설계하면 신뢰성이 저항의 정확도에 ... 모의실험하기 위한 회로도이다. ... [그림 20-11] 차동 증폭기 회로(실험회로 2)[그림 20-12] PSpice 모의실험을 위한 차동 증폭기의 회로도[그림 20-12]는 [그림 20-11]의 회로를 PSpice로

  리포트 | 15페이지 | 2,500원 | 등록일 2023.01.31

  다운로드 장바구니
• 

  SK하이닉스 회로설계직 합격자소서

  하지만 나인플러스IT 주관의 교육에서 학습한 지식을 바탕으로 문제를 풀어나갔습니다.먼저 PCB 제작의 전체적인 흐름을 파악함으로써 회로도 설계, 부품 선정, PCB artwork, ... / 목표 달성을 위한 구체적인 노력 / 노력의 결과와 느낀 점이 잘 드러나도록 작성)[나홀로 PCB 만들기]한국연구재단의 융합연구센터에서 wearable 기기의 schematic(회로도 ... 검증의 역할 분담]디지털회로설계 과목에서 팀원 1명과 함께 verilog HDL을 활용하여 차량 번호 조회, 차량 위치 찾기 6개의 기능이 있는 '무인 주차관리 시스템'을 설계한

  자기소개서 | 3페이지 | 3,000원 | 등록일 2024.02.11

  다운로드 장바구니
• 

  전기회로설계실습 예비보고서 3. 분압기(Voltage Divider) 설계

  오차는 각각 0.13V, -0.99V이다.3.2 분압기의 설계 (부하를 고려한 현실적 설계)(a) 등가부하를 고려하여 설계목표를 만족하는 분압기를 설계하고 회로도를 도시하라.부하의 ... (b) 설계한 회로의 3V 출력단자에 등가부하로서1k OMEGA 의 부하가 병렬로 연결되었을 때의 출력전압을 계산하라. ... 따라서 위 사진의R _{n}은 각각1k OMEGA 의 값을 가지게 만들어 주어야 한다.3` vert vert `3` vert vert `3=1을 이용하여 회로를 설계하였다.

  리포트 | 3페이지 | 1,000원 | 등록일 2024.06.22

  다운로드 장바구니
• 

  전기회로설계실습 8. 인덕터 및 RL회로의 과도응답(Transient Response)

  인덕터 및 RL회로의 과도응답(Transient Response)목적 주어진 시정수를 갖는 RL회로를 설계하고 이를 측정하는 방법을 설계한다.준비물*기본 장비 및 선Function ... 따라서 회로도는 아래와 같다.3.1 예상방출시간 이고 에너지 최대 방출 및 저장 시간은 이다. 즉 파형의 주기는 정도가 적당하므로 주파수는 이다. ... 설계실습 8.

  리포트 | 4페이지 | 1,000원 | 등록일 2024.08.21

  다운로드 장바구니
• 

  [전기회로설계실습] 설계 실습 12.수동소자의 고주파특성 측정방법의 설계

  따라서 본 실험은 회로 설계하는 데에 있어 필수적인 요소로 이번 실험이 중요도가 높다고 판단된다.2. ... 설계실습 12. 수동소자의 고주파특성 측정방법의 설계요약 : 본 실험은 RC, RL회로를 만들고 고주파에서의 전달함수를 확인하는데 의의가 있다. ... 본론(설계실습 결과)※ 다른 지시가 없다면 측정값은 유효숫자 세 자리까지 기록한다.2.1 RC 회로의 주파수 응답R = 10 ㏀, C = 100 nF가 직렬로 연결된 회로의 주파수

  리포트 | 8페이지 | 1,500원 | 등록일 2023.08.18

  다운로드 장바구니
• 

  2개의 D플립플롭으로 구성된 순서논리회로의 입력방정식이 다음과 같을 때 상태표, 상태도, 논리회로도를 작성하시오(단, X, Y는 입력이고 Z는 출력이다.)

  다음 그림의 상태도와 같이 0에서 7까지 중에서 1, 3, 5가 빠진 경우를나타내는 임의순서를 갖는 카운터를 설계하시오.- 상태표, 카르노도표, 논리회로도를 작성-- 상태표present ... - 논리회로도※교재 8장(주관식문제 3번-교재 p331)3. ... 디지털논리회로1. 2개의 D플립플롭으로 구성된 순서논리회로의 입력방정식이 다음과 같을 때 상태표, 상태도, 논리회로도를 작성하시오(단, X, Y는 입력이고 Z는 출력이다.)※ 다음의

  방송통신대 | 5페이지 | 8,000원 | 등록일 2020.07.07 | 수정일 2020.08.09

  다운로드 장바구니
• 

  디지털논리회로 ) 2개의 D플립플롭으로 구성된 순서논리회로의 입력방정식이 다음과 같을 때 상태표, 상태도, 논리회로도를 작성하시오

  다음 그림의 상태도와 같이 0에서 7까지 중에서 1, 3, 5가 빠진 경우를나타내는 임의순서를 갖는 카운터를 설계하시오.- 상태표, 카르노도표, 논리회로도를 작성-BULLET 상태표현 ... 디지털논리회로2개의 D플립플롭으로 구성된 순서논리회로의 입력방정식이 다음과 같을 때 상태표, 상태도, 논리회로도를 작성하시오※ 다음의 3문제를 풀이하시오. ... ※교재 6장(주관식문제 3번-교재 p254)1. 2개의 D플립플롭으로 구성된 순서논리회로의 입력방정식이 다음과 같을 때 상태표, 상태도, 논리회로도를 작성하시오(단, X, Y는 입력이고

  방송통신대 | 5페이지 | 3,000원 | 등록일 2020.07.07 | 수정일 2020.12.23

  다운로드 장바구니
• 

  [아날로그 및 디지털 회로 설계실습] 예비보고서4

  아날로그 및 디지털 회로설계실습(실습4 예비보고서)소속전자전기공학부담당교수수업 시간학번성명예비 보고서설계실습 4. ... k ohm ,`R _{2} =30`k ohm 일 때일 때의 회로도일 때의 Vout 파형R2의 값을 증가시켰더니 발진 이론에 알맞은 파형을 관찰할 수 있었다. 15V 와 ? ... 설계실습 계획서3.1 신호발생기 설계(a) 그림 4-1 에 주어진 Wien bridge 회로에서 V+와 V-의 관계식을 구하시오.

  리포트 | 9페이지 | 1,500원 | 등록일 2022.09.14

  다운로드 장바구니
• 

  논리게이트를 이용한 회로구성

  실험 과정① 논리 회로를 보고, 회로도 구성하기그림 2. ② 회로도 분석하기 (동작 원리 설명)그림 3. ③ 회로도를 보고, 회로 구성하기④ 전압 인가하여 LED 점등 관찰① A = ... 회로도를 구성하는 과정에서 어떻게 하면 회로를 간단하게 만들어 키판이 간결하고 깔끔해질 수 있을지 고민해보는 시간을 가졌다. ... 실험을 통해 논리 게이트를 활용한 회로도를 구성하는 방법을 적용해볼 수 있었고, 만능키판에 직접 회로를 구성하고 납땜도 해볼 수 있었다.

  리포트 | 6페이지 | 2,500원 | 등록일 2020.11.19

  다운로드 장바구니
• 

  중앙대학교 전자회로설계실습 예비보고서1(분반1등)

  출력이 10×V1-V2가 되도록 하는 회로를 설계하고, 회로와 출력파형을 PSPICE로 simulation 하여 제출하시오. ... (B) Inverting amplifier의 입력 파형과 출력 파형을 동시에 오실로스코프로 볼 수 있도록 장치 연결도를 그려서 제출한다다면 총 세로 칸 8칸에 대해서 적당한 크기의 ... 필자는 R1 = 10kΩ, R2 = 40kΩ로 구성하여 회로를 설계하였다.시뮬레이션 파형은 다음과 같다.

  리포트 | 14페이지 | 2,000원 | 등록일 2024.03.10

  다운로드 장바구니