"Gates" 검색결과 281-300 / 8,724건

• 

  [전자회로] Pspice 사용법

  따라서 이번에 PSpice 프로그램을 이용하여 설계한 gate는 AND gate를 사용한 회로로, 4개의 input에 시간마다 을 각각 두 개씩 AND gate로 연결하고, 또 그 ... 입력 값이 모두 1이므로 AND gate의 원리에 따라 1의 값이 나온다. 또 input3과 input4의 AND gate는 각각 값이 1과 1이다. ... 또 input3과 input4의 AND gate는 각각 값이 1과 0이므로, 입력 값이 모두 1이 아니라서 AND gate의 원리에 따라 0의 값이 나온다.

  리포트 | 3페이지 | 1,000원 | 등록일 2020.11.30

  다운로드 장바구니
• 

  14주차 Digital CMOS Circuit 예비보고서

  CMOS AND/OR Gate3-1) AND gate첫번째 실험에서 만든 NAND gate에 CMOS Inverter를 cascade로 연결하여 AND gate의 동작을 하도록 설계했다.위 ... 두번째 실험에서 설계한 NOR gate에 Inverter회로를 cascade 하여 OR gate의 동작을 하도록 하였다.오실로스코프를 통해서 NOR GATE가 inverter를 통과하여 ... CMOS NAND GatePMOS와 NMOS를 두 개씩 사용하여 설계한 NAND gate다.

  리포트 | 9페이지 | 1,000원 | 등록일 2021.11.08

  다운로드 장바구니
• 

  중앙대학교 아날로그및디지털회로설계실습(3-2) A+ 7차예비보고서-논리함수와 게이트

  준비물스위치 : 2 개AND gate (74HC08) : 2 개OR gate (74HC32) : 1 개Inverter (74HC04) : 2 개NAND gate(74HC00) ... : 1 개NOR gate(74HC02) : 1 개XOR gate (74HC86) : 1 개오실로스코프 : 1 대브레드보드 : 1 개파워서플라이 : 1 대함수발생기 : 1 ... 사용하는 74HC00 NAND 게이트는 pull-up network 가 PMOS, pull-down network 가 NMOS 로 이루어진 complementary CMOS logic gate

  리포트 | 6페이지 | 1,000원 | 등록일 2021.10.06

  다운로드 장바구니
• 

  아주대학교 논리회로실험 / 1번 실험 예비보고서

  Gate (A+B=C)INPUTOUTPUTABCLLLLHHHLHHHHNOT Gate ({bar{A}} =C)INPUTOUTPUTABLHHLXOR Gate (A OPLUS B`=`( ... Basic Gates1. 실험 목적1. Logic Gate ( AND, OR, NOT, XOR, NOR, NAND )를 이해한다.2. ... 실험 예상 결과실험 1-1 : 3-input AND, OR gate1. 3-input AND gate에서 L1과 L2의 불대수 식을 고려해보면L1=`A BULLET B,L`2=(A

  리포트 | 8페이지 | 1,000원 | 등록일 2021.07.20

  다운로드 장바구니
• 

  기초실험 XOR, XNOR 결과보고서(틴커캐드)

  이용해 3개 입력 XOR GATE 구성 및 TRUTH TABLE이 실험은 2개의 입력을 가지는 XOR GATE를 이용해 3개의 입력을 가지는 XOR GATE를 구성하고 입출력 특성을 ... 먼저, 2개의 입력을 가지는 XOR GATE를 이용해 3개의 입력을 가지는 XOR GATE를 구성할 때, 먼저 2개의 입력을 가지는 XOR GATE의 출력을 다음 입력으로 연결하여 ... 3개의 입력을 가지는 XOR GATE를 구성했다.

  리포트 | 16페이지 | 1,000원 | 등록일 2023.03.12 | 수정일 2023.11.29

  다운로드 장바구니
• 

  디지털집적회로설계 11주차 실습

  Full CMOS XOR GATE Layout, SPICE Simulation위의 layout은 별도의 gate를 사용하지 않고 transistor level에서 CMOS XOR GATE를 ... 위의 gate를 참조하여 기본 게이트로 설계했다. ... Subcell을 이용한 XOR GATE Layout, SPICE Simulation위의 Layout은 기본 게이트 서브셀을 활용해 XOR 게이트를 구성한 것이다.

  리포트 | 8페이지 | 2,000원 | 등록일 2023.11.03

  다운로드 장바구니
• 

  논리회로실험 예비보고서1

  gate>74HC08 : 2 input AND gate>74HC32 : 2 input OR gate>74HC86 : 2 input XOR gate2. ... [실험1-Basic Gates]1. 실험에 대한 이론-Logic gates>AND gate:두 입력값이 모두 참일 경우에만 결과값이 참이 나오게 된다. ... ({bar{A}} =C)InputOutputACLHHL>NAND gate:두 입력값이 AND Gate를 거쳐서 나온 결과값을 부정한 값이 결과값으로 나오게 된다.

  리포트 | 8페이지 | 1,500원 | 등록일 2020.09.18

  다운로드 장바구니
• 

  인하대학교 나노집적반도체소자 MOSCAPACITOR 설계 및 분석

  MOS Capacitor 동작 원리- Gate Material- Metal Gate Material 고려사항 및 선택- Oxide Material- Oxide Thickness/Charge ... Integration Scheme- Gate-Last Integration SchemeIII. ... 있지만 NMOSFET device의 구조를 생각해 보면 Source와 Drain 그리고 p-type Si의 Body가 npn i려오는 상황입니다.RCS를 유도하는 charge들은 Gate

  리포트 | 50페이지 | 1,000원 | 등록일 2024.01.07 | 수정일 2024.06.12

  다운로드 장바구니
• 

  GAA기술에 대하여 PT하시오 (삼성전자_SK하이닉스 기술PT면접)

  이들의 기술을 비교하고 평가해보면 다음과 같습니다:공정 기술:삼성전자는 3나노 공정에 GAA (Gate-All-Around) 기술을 적용했습니다. ... 삼성전자_SK하이닉스 기술PT면접GAA기술에 대하여 PT하시오.GAA 기술의 개념GAA(Gate-All-Around) 기술은 전류가 흐르는 채널 4개면을 게이트가 둘러싸는 형태의 차세대 ... 다른 반도체 기업들의 GAA 기술SK하이닉스4차원 차세대 기술인 ‘게이트 올 어라운드 (Gate-All-Around, GAA)’ 구조 연구에 역량을 쏟고 있지만, 아직 양산 단계에

  자기소개서 | 4페이지 | 2,000원 | 등록일 2023.10.16

  다운로드 장바구니
• 

  아날로그및디지털회로설계실습예비보고서7-논리함수와 게이트

  실습 준비물스위치 : 2개AND gate 74HC08 : 2개OR gate 74HC32 : 1개Inverter 74HC04 : 2개NAND gate 74HC00 : 1개NOR ... gate 74HC02 : 1개XOR gate 74HC86 : 1개오실로스코프 (Oscilloscope) : 1대브레드보드 (Bread board) : 1개파워서플라이 (

  리포트 | 6페이지 | 1,000원 | 등록일 2020.03.29 | 수정일 2020.05.06

  다운로드 장바구니
• 

  인하대 VLSI 설계 3주차 NAND,NOR,AND,OR

  AND, OR gate 설계 방법: AND gate는 NAND gate에 Inverter를 연결하여, NOR gate는 OR gate에 Inverter를 연결하여 만든다. eq \o ... Gate eq \o\ac(○,2)NOR Gate eq \o\ac(○,3) AND Gate eq \o\ac(○,4) OR Gate직접 손으로 작성한 Netlist(Pre-sim)를 ... gate입력출력ABY001011101110: 오른쪽 표는 NAND gate의 진리표이다.

  리포트 | 12페이지 | 2,000원 | 등록일 2023.03.15 | 수정일 2023.03.21

  다운로드 장바구니
• 

  7. 논리함수와 게이트 예비보고서 [2021년도 아날로그 및 디지털 회로 설계 실습 A+ 자료]

  실습 준비물부품스위치2개AND gate 74HC082개OR gate 74HC321개Inverter 74HC042개NAND gate 74HC001개NOR gate 74HC021개XOR ... 의 delay 측정 방법은 같으므로 위의 방법을 AND gate만 측정하겠다. ... gate 74HC861개사용장비오실로스코프 (Oscilloscope)1대브레드보드 (Bread board)1개파워서플라이 (Power supply)1대함수발생기 (Function

  리포트 | 9페이지 | 1,000원 | 등록일 2022.09.06

  다운로드 장바구니
• 

  제대로 번역한 Reading Explorer5 (3rd edition) UNIT3B. Goalkeepers for the Planet

  Such objectives have long been championed by philanthropists Bill and Melinda Gates. ... In 2017, the Gates Foundation launched Goalkeepers, an initiative to spur action and track progress toward

  리포트 | 6페이지 | 3,500원 | 등록일 2020.08.07

  다운로드 장바구니
• 

  인하대 VLSI 설계 4주차 XOR

  XOR GateXOR Gate입력출력000011101110: XOR Gate는 두 입력 값이 서로 다른 경우 1을, 서로 같은 경우 0을 출력하는 gate로 배타적 논리합이라고도 한다 ... [그림 1]은 XOR Gate의 trangistor level layout이다. ... XOR gate를구현하기 위해 입력 A, B 그리고 를 만들기 위한 Inverter 2개가 요구된다. eq \o\ac(○,2) PMOS, NMOS의Size 설정: Hole의 mobility

  리포트 | 9페이지 | 2,000원 | 등록일 2023.03.15 | 수정일 2023.03.22

  다운로드 장바구니
• 

  VHDL 실습(AND, OR, NOT, NAND, NOR) 결과

  (NOT OR의 의미)⑤ NOT입력 A출력 B0110☞ NOT gate는 출력 값이 입력 값의 반전 값이다. ... (곱의 의미)② OR입력 A입력 B출력 C000011101111☞ OR gate는 입력이 둘 중 하나가 1이면 출력이 1이다. ... (합의 의미)③ NAND입력 A입력 B출력 C001011101110☞ NAND gate는 입력이 둘 중 하나가 0이면 출력이 1이다.

  리포트 | 9페이지 | 1,000원 | 등록일 2021.01.06

  다운로드 장바구니
• 

  디집적, 디지털집적회로설계 실습과제 11주차 인하대

  OR gate와 NAND gate의 output을 AND gate의 input으로 입력해주었다.그림13은 그림11의 XOR gate layout에서 spice 시뮬레이션을 위해 gate의 ... Full CMOS XOR GATE Layout, HSPICE Simulation그림1은 기본 gate를 사용하지 않고 트랜지스터 레벨에서 CMOS XOR gate를 구현한 것이다. ... 트랜지스터의 개수는 Full CMOS XOR gate가 subcell을 사용해 작성한 XOR gate보다 적다.

  리포트 | 10페이지 | 1,500원 | 등록일 2021.08.31

  다운로드 장바구니
• 

  신상품개발관리 ) 신상품개발과 관련한 논문(학술지 포함)을 1편씩 찾으시고 찾으신 논문을 요약 정리하신후 본인이 생각하는 시사점 혹은 느낀점을 쓰십시요

  프로세스R&D 프로세스 중에서 전 세계 기업 중 70%의 기업이 적용하고 있는 Stage-gate 모델은 아이디어 창출에서부터 출시까지를 Stage와 Gate로 분류하여 이를 통해 ... 2) Stage-Gate 프로세스3) 베스트 프랙티스(Best Practice)4) CMMI5) 전체 연구 프로세스6) 수행수준 프로세스7) 지원수준 프로세스8) 프로세스 평가체계3 ... 기업이 진정한 스테이지 게이트 Discovery-to-Launch Process를 사용하는 경우 다음을 달성한다.Stage는 각 R&D 활동이 수행되어가는 단계를 뜻하고, Gate는

  리포트 | 11페이지 | 4,700원 | 등록일 2021.02.19 | 수정일 2021.02.22

  다운로드 장바구니
• 

  디지털 논리실험 8주차 예비보고서

  1.1 Gated D Latch의 동작에 대해 설명하시오. Gated D Latch는 D와 EN을 입력 값으로 갖고, Q와 를 출력 값으로 가진 다.

  리포트 | 4페이지 | 2,000원 | 등록일 2023.04.11

  다운로드 장바구니
• 

  홍익대학교 디지털논리실험및설계 8주차 예비보고서 A+

  1.1 Gated D Latch의 동작에 대해 설명하시오.Gated D Latch의 경우 오직 하나의 입력 (D)과 EN 입력만을 가지고 있습니다. ... 반대의 경우도 마찬가지로 동작합니다.1.2 D Flip-flop의 동작에 대해 설명하시오.EN이 HIGH 일 때 입력 D의 상태가 바로 Latch의 상태였던 Gated D Latch와는

  리포트 | 6페이지 | 1,500원 | 등록일 2023.03.21 | 수정일 2023.04.03

  다운로드 장바구니
• 

  자살위험신호에는 어떤것들이 있는지 기술하고,게이트 키퍼의 역할을 서술하시오

  Gate Keeper의 개념 및 역할1. ... Gate Keeper의 개념Gate Keeper란 자살 위험성이 높은 고위험군 대상자를 조기에 발견해서 전문기관에 상담 과 치료를 받을 수 있도록 중간에서 연결해 주거나 자살 위기 ... Gate Keeper의 개념 및 역할III.결론참고문헌I.서론우리나라의 자살률은 세계 최고 수준일 뿐만 아니라 전체 연령대에서 계속적으로 증가하고 있다.실제로 요즘은 뉴스나 메스컴을

  리포트 | 5페이지 | 2,500원 | 등록일 2022.05.29

  다운로드 장바구니