"논리회로의간소화" 검색결과 301-320 / 441건

• 

  컴퓨터 시스템 구조 1장 연습문제

  두 개의 플립플롭 와 , 두 개의 입력 와 , 그리고 출력 를 가지는 조합 회로의 입력시 출력이 다음과 같다.a. 이 회로의 논리도를 그려라.b. ... 부울 대수를 이용하여 다음 식을 간소화하여라.a. -> b. -> 1-8. 세 변수 맵을 이용하여 다음 부울식을 간소화하여라. a. ∴ b. ∴ c. ∴ d. ∴ 1-10. ... 부울식 를 무관(don`t care) 조건 를 이용하여 (1) 곱의 합 형식 (2) 합의 곱 형식으로 간소화하여라.(1) 곱의 합∴ (2) 합의 곱∴ 1-16.

  리포트 | 5페이지 | 1,000원 | 등록일 2008.11.14

  다운로드 장바구니
• 

  디지털공학실험 11장 가산기 및 크기 비교기 (예비)

  논리회로의 동작속도는 입력에서 출력까지 사이에 있는 논리소자 (논리곱이나 논리합회로)의 개수가 크게 영향을 주기때문에 가산기에서 이 단수를 고찰해 보자.위의 반가산기는 입력 A와 B로부터 ... 보고서의 그림 11-5에 주어진 출력에 대한 Karnaugh 맵을 완성하고 간소화가 가능한지 확인하라.3. 보고서에 오버플로우 오류의 감지에 대한 부울 표현식을 써라.4. ... 기본 논리소자를 구성하는 회로의 입력용 트랜지스터를 반대로 사용하는 것만으로 NOT를 구현할 수 있기 때문이다.)동일하게 전가산기는 S의 단수는 4이고, C의 단수도 4가 된다.

  리포트 | 13페이지 | 2,500원 | 등록일 2010.04.06

  다운로드 장바구니
• 

  부울대수와 논리식의 간소화(결과)

  이 식은 논리 다이어그램으로부터 결정될 수 있다. 논리 다이어그램과 실험 데이터로부터, 부울식 열에 이 식을 표현하시오. ... 결 과 보 고 서실험 1.부울대수와 논리식의 간소화분 반자성 명박서영학 번20062688실험일2010년 3월 11일1. 실험 결과표(이론 값과 비교)1. ... (a) NAND gate를 이용한 다음 회로를 구성하고, 이 회로에서 data 신호가 control 신호에 의해 제어되는 과정을 관찰할 수 있다.

  리포트 | 5페이지 | 1,000원 | 등록일 2010.07.27

  다운로드 장바구니
• 

  논리실험 (연산논리장치)

  여기서는 두 단계만 표현하였으며, 또 그 이상으로 확장할 수 있다.전가산기의 입력함수는 다음과 같다.위 함수에서=0이면 다음과 같이 간소화된다.이 함수들은 산술 연산 회로가 된다. ... 산술 논리 장치 설계그림 9-23은 한 단계만으로 된 산술 연산 회로와 논리 연산 회로를 결합한 산술 논리 장치(ALU) 회로이다.여기서 선택 단자가 산술 회로와 논리 회로의 출력을 ... 가 되어 산술 연산회로에서 논리 연산을 하는 형태가 된다.

  리포트 | 3페이지 | 1,000원 | 등록일 2008.09.19

  다운로드 장바구니
• 

  10.가구공장-예비,결과보고서 디지털공학실험 a+받은자료

  대한 Karnaugh 맵 간소화 및 회로 구현■ 제어 논리의 설계각각의 모터에 하나씩, 4개의 독립된 논리회로가 있어야 한다. ... 이 후에 M1이나 M3를 POS식으로 바꾸면 회로를 더 간소화 할 수 있지 않을까 하는 생각에 M1과 M3를 POS식으로 회로를 설계해봤다. ... 하지만 실험책에서 SOP형식의 회로를 만들라고 하여서 그것에 따라 최종 구성 논리회로에는 SOP식을 사용한 회로를 만들었고 그것에 따른 시뮬레이션의 결과를 냈다.

  리포트 | 10페이지 | 1,000원 | 등록일 2008.11.16

  다운로드 장바구니
• 

  [예비,결과] 부울대수와 wired의 AND,OR

  부울대수 법칙과 항등식을 이해하고 이의 응용과 논리회로의 간소화 방법을 익힌다.나. ... 내포하고 있다.부울대수 응용에 의한 디지틀 논리회로의 해석과 설계는 1938년 C. ... 부울대수1) 관련이론부울대수는 1847년 영국의 수학자 George Boole이 “논리와 확률의 수학적 이론의 기초가 되는 사상 법칙의 연구라는 책에서 제시한 용어로서 논리대수의 의미를

  리포트 | 15페이지 | 1,000원 | 등록일 2009.05.31

  다운로드 장바구니
• 

  Ch4. 논리함수와 간략화

  이용해 논리회로를 구성하는 방법을 익힌다.(4) 카르나도법과 테이블법에 의한 논리함수의 간략화를 익힌다.2. ... 이러한 카르나도법의 단점을 보완한 것으로 부울 함수에 대한 간소화된 논리곱의 합항 표현(최소항 형식)을 만들도록 개발된 단계적 절차방법이다. ... (f2n-1+M0)= Π(fi + M2n-1-i)그림4-1 NAND 게이트만으로 구성된 적의합 형식 논리회로3변수로 된 논리함수의 진리표에서 f1 = f3 = f5 = f6 = 1이므로

  리포트 | 6페이지 | 2,000원 | 등록일 2008.01.08

  다운로드 장바구니
• 

  실험 / Gate와 Flipflop을 이용한 comparator & counter & 7-segment 구현

  또, 0이 하나로 존재하기 때문에 양과 음의 범위가 일치하지 않아, 논리적 오류를 초래할 수 있다는 단점도 가지고 있다.C. ... 이러한 논리식을 구현하는 데 있어, 일반적으로 간소화 되지 않은 복잡한 논리식은 간소화된 논리식에 비해 더 많은 수의 게이트를 필요로 하게 된다. ... 이는 회로를 더욱 더 작게 만들려는 현재의 발전흐름과는 반대로 회로의 물리적 공간을 더 많이 요구하게 된다. 불필요한 게이트 개수는 그만큼의 경제적 손실로도 해석될 수 있다.

  리포트 | 18페이지 | 4,000원 | 등록일 2009.12.23

  다운로드 장바구니
• 

  디지털공학실험 12장 멀티플렉서를 이용한 조합논리 (결과)

  이번 실험으로 새롭게 알게 된 점은 멀티플렉서 하나로 비교기 및 패리티 발생기 등등 여러 회로들을 구현하는 데에 회로의 간소화와 멀티플렉서 기능의 다양성, 그리고 입력과 출력을 조정하고 ... 그에 따른 조합논리에 따라 변하는 진리표의 성질을 가지고 있다는 것이다.♠ 참고 자료 ♠● 발진 회로비안정 멀티바이브레이터? ... 출력은 높고 낮은 두 개의 논리 상태를 형성하는 구형파이다.

  리포트 | 12페이지 | 2,500원 | 등록일 2010.04.06

  다운로드 장바구니
• 

  논리실험 (반가산기 및 전가산기).

  ◆ 제목- 반가산기 및 전가산기◆ 목적(1) 반가산기와 전가산기의 설계를 통해 조합논리회로의 설계방법을 공부한다.(2) 설계된 회로의 기능 측정◆ 이론- 산술연산은 전자계산기나 컴퓨터 ... 그림 5-4의 맵으로부터 출력 함수 S와는 다음과 같이 얻을 수 있다.위 함수식을 다시 정리하면 다음과 같이 된다.위 두 식을 논리 회로로 표현하면 그림 5-5와 같은 전가산기 회로를 ... 두 출력 함수를 간소화하기 위한 카르노 맵은 그림 5-2와 같다.

  리포트 | 3페이지 | 1,000원 | 등록일 2008.09.19

  다운로드 장바구니
• 

  Exclusive OR 결과레포트

  부품으로 EOR게이트를 필요로 하므로 실험 1의 어떤 형태의 논리회로를 사용하여도 좋으나 가장 간단한 형태를 사용한다. ... 그림 27-3 Exclusive-OR 발생기표 27-1E 표 27-2E그림 27-5 Exclusive-OR 발생기Pspice 예상값2) 반가산기와 반감산기반가산기와 반감산기는 논리회로의 ... 7EB4B3B2B1B0입력 값의 +5V가 짝수이면 출력 = 0입력 값의 +5V가 홀수이면 출력 = 1Pspice 예상값느낀점 & 아쉬운점이번 실험을 하면서 느낀점은 카르노 맵을 이용하여 함수를 간소화

  리포트 | 8페이지 | 1,000원 | 등록일 2008.11.10

  다운로드 장바구니
• 

  스코어보드 개발

  `J0 = Q1Q1Q0 Q20001111000XXX10XX1K0 = 1Q1Q0 Q2000111100XXXX1XX1X`4단계 : 카르노 맵(논리 간소화)회 로 도 (Orcad)제 작 ... 래치의 구동을 위한 CP 신호의 발생 (짧은 시간동안만) 사용이유 : 회로의 Reset 여부를 관장 특정 Sequence에서 Low 펄스를 발생시켜 카운터를 Clear12사 용 소 ... 간소화)BALL0 0 0설 계 ( BALL )1 0 01 1 01 1 12단계 : 다음 상태표현재상태다음상태Q1Q2Q3Q1Q2Q30000010010110111111110001단계

  리포트 | 19페이지 | 1,500원 | 등록일 2009.08.13

  다운로드 장바구니
• 

  디코딩 및 엔코딩.hwp

  이 디코딩 과정을 논리식으로 간소화하여 논리도로 나타내시오.D3D2D1D00001111000x11101x11111x11110x111X=D2+D3D3D2D1D00001111000x11101x11111x11110x111Y ... 이것을 수행하는 논리도를 그리시오.6. ... 사용하여 6의 카운트값에 대해서도 디코딩 논리도를 나타내시오.

  리포트 | 6페이지 | 1,000원 | 등록일 2009.04.30

  다운로드 장바구니
• 

  플립플롭으로 신호등 만들기 제어(디지틀논리)

  이러한 결점을 보완하는 회로가 동기 카운터이다. 논리도에서 JK F/F은 J=K=1이면 F/F의 출력은 불변이다. ... 340쪽을 참고하여 사용하였다.맥스 2 플러스 툴을 이용하여 실험 결과 위에서 나온 결과와 같이 각상황에 맞는 신호에 진리값이 일치함을 확인 할 수 있었다.이번 과제을 통하여 동기 순서논리회로에 ... 접근 할 수 있다는 것을 알 수 있었다.상황의 기본은 지난번 텀프로젝트때 작성하였던것을 기본으로 하였다.상황은 총 여섯가지가 있으며 각 상황별로 맞는 신호를 설정해 주었다.지난번에 간소화된

  리포트 | 13페이지 | 2,000원 | 등록일 2009.11.15

  다운로드 장바구니
• 

  전가산기와 전감산기.hwp

  (b) 실험 3의 회로진리표값과 실험 결과값이 같다.원리 : 반가산기 2개를 연결해서 전가산기를 만든 논리회로다. ... 카르노 맵을 이용하면로 간소화할 수 있음을 보이시오.XYBi000111100010011110B0 = (B'X'Y+BX'Y) + (BX'Y'+BX'Y+BX'Y+BXY)B'X'Y+BX'Y ... = X'Y(B'+B) = X'YBX'Y'+BX'Y = BX'(Y'+Y) = X'BBX'Y+BXY = BY(X'+X) = YBB0 = X'Y + YB + X'B 로 간소화 할 수 있다

  리포트 | 6페이지 | 1,000원 | 등록일 2009.04.30

  다운로드 장바구니
• 

  학습지도안-전자계산기일반

  단 원논리 회로학습목표조합논리회로과 제조합 논리회로 설계조합 논리회로◎ 학습내용◎조합 논리 회로 : 입력 값에 의한 출력 값 결정반가산기반가산기 : 2진수 한 자리(1bit) 덧셈회로전가산기 ... Product of Sum : 합항의 곱풀이) 보기에 나오는 논리식으로 풀것, 클수록 간소화① 8bit로 구성된 확장 2진화 10진 코드, 28=256개② 4bit의 zone bit와 ... 조합 논리 회로 설계1) 설계 방법Min Term 방법 : 1이 적을 경우 1로 설계, Sum of product : 곱항의 합Max Term 방법 : 1이 많을 경우 0로 설계,

  시험자료 | 25페이지 | 2,000원 | 등록일 2010.01.07 | 수정일 2015.10.14

  다운로드 장바구니
• 

  실험 제목 : 부울 대수

  하지만 본 실험을 통해 여러 가지 논리 식들을 부울대수의 정리를 이용해 간소화시켜보고, 또한 원래의 식과 간소화된 식의 결과값을 실험을 통해 비교해 보면서 부울 대수의 정리에 대한 ... B′)′로서 Y = A+B로 간소화되며 OR게이트와 동일한 결과 값을 가짐을 알 수 있다.마찬가지로 표 2-4의 회로에서 X = ((A ? B)′)′로서 X = A ? ... 실험 고찰이번 실험은 부울대수의 정리들이 실제 회로에서의 값들과 일치하는지 비교해 보고 어떻게 간소화 되는지를 이해하며, 드모르간의 정리를 실제 실험을 통해 알아보는 실험이었다.먼저

  리포트 | 2페이지 | 1,000원 | 등록일 2008.01.03

  다운로드 장바구니
• 

  디지털공학실험 플립플롭 예비보고서

  입력 PR이나 CLR은 모든 입력에 선행하므로 제어 입력이라고도하며 이 둘을 동시에 사용해서는 안 된다.회로도표시기호간소화 회로(4) D 플립플롭-불확실한 입력은 결코 존재할 수 없다는 ... 회로 (a)를 구성하고 데이터 스위치로 S, R 의 논리 상태를 표 1과 같이 변화시키면서 오실로스코프 Q와의 논리 상태를 확인하여 표 1(a) 에 기록하고, S, R이 불법 (1,1 ... 예비 보고서날 짜학 과학 번이 름실 험 조실험조원Flip Flop1.제목 : flip-flop2.목적 : 순서논리회로의 기반이 되는 flip-flop을 RS, D, T, JK, 주종

  리포트 | 4페이지 | 1,000원 | 등록일 2009.03.27

  다운로드 장바구니
• 

  디코더와 인코더

  논리선도와 진리표를 보면 위와 같다.3x8 디코더의 출력 함수는 진리표상에서 “1”의 경우가 되는 한번씩 밖에 없으므로 더 이상의 간소화가 불가능하며 각가이 최소항으로 표시된다.그림 ... 디코더와 인코더1) 그림의 3x8 회로를 구성한뒤 스위치를 조합하여 진리표를 완성한다.2) 그림의 8x3 회로를 구성한뒤 스위치를 조합하여 진리표를 완성한다.3) 그림의 3x8 회로를 ... 디코더와 인코더1) 디코더(Decoder)BCD 코드를 원래의 10진수로 변환시키거나 2진수를 8진수나 16진수로 변환하는 회로가 디코더이며, 이회로는 인코더의 역동작을 수행하는 회로이다

  리포트 | 7페이지 | 1,000원 | 등록일 2009.05.31

  다운로드 장바구니
• 

  디지털공학실험 플립플롭 예비보고서

  그림 3(a)는 PR/CLR RS 플립플롭이고 그림 3(b)는 이에 대한 간소화 회로이며 그림 3(c)는 그 표시기호이다. ... 이론 : 실험 1, 2, 3 에서는 기본 논리 게이트와 이를 이용한 조합논리회로에 관해서 살펴보았다. ... 이 실험에서는 입력 신화의 순서에 따라서 동장 및 출력이 달라지는 순서 논리회로에 관해서 실험하고자 한다.

  리포트 | 4페이지 | 1,000원 | 등록일 2009.03.27

  다운로드 장바구니