"래치와 플립플롭" 검색결과 321-340 / 516건

• 

  45장 디지털 IC 예비레포트

  플립플롭은 1비트의 정보(0 또는 1)를 저장할 수 있는 소자이며, 논리 게이트들을 연결하는 방법에 따라 다음에 설명하는 바와 같이 다양하게 구성할 수 있다.래치(latch)는 기본적인 ... 따라서 순차회로는 회로 내부에 값들을 기억하기 위한 메모리 소자들을 가지게 되며, 일반적으로 많이 사용되는 메모리 소자로는 플립플롭(flip-flop)이라고 하는 소자가 있다. ... 플립플롭(basic flip-flop)을 말하며, 그림 (1)과 같이 NOR 게이트를 사용하여 구성할 수도 있고, 그림 (2)와 같이 NAND 게이트를 사용하여 구성할 수도 있다.

  리포트 | 6페이지 | 4,000원 | 등록일 2009.03.11

  다운로드 장바구니
• 

  전기전자공학

  이 값들은 다음 클럭이 입력되기 전까지 보존된다.- D래치, D플립플롭- J-K플립플롭이용: (컴퓨터 내의 저장장치) 레지스터, 캐쉬, 주메모리, 디스크? ... 레지스터（플립플롭／래치）제어 신호에 따라 현재의 입력 신호가 저장되거나 이전의 입력 신호를 보관 유지하는 것이다.래치는 G입력 값이 1일 때 입력된 데이터를 출력한다. ... G신호가 계속 1이면 입력 신호가 그대로 출력 신호로 나온다.플립플롭은 클럭(CLK, CK 등으로 표기) 신호에 동기화되면서 입력 값(D, S, J 등)을 출력한다.

  리포트 | 6페이지 | 1,500원 | 등록일 2014.03.13

  다운로드 장바구니
• 

  Positive edge triggered master-slave D flip flop 설계보고서

  마스터-슬레이브 플립플롭에 있어서는 입력과 출력이 분리되어 레이스 문제가 최소로 감소한다8. ... 두단의 플립플롭을 직렬 연결한 것을 일컫는 것2. 앞단을 마스터,뒷단을 슬레이브라 한다3. 한 개의 클럭 펄스가 동시에 마스터와 슬레이브를 동작시키도록 연결되어 있다4. ... 기호로 clock 입력부에 °표시 유무에 따라 positive/negative 로나뉘는데 °표시가 없는 경우가 positive edge triggered 이다(5) 마스터-슬레이브 플립플롭1

  리포트 | 3페이지 | 1,000원 | 등록일 2014.06.03

  다운로드 장바구니
• 

  1비트비교기및플리플랍

  SR 래치는 일반적인 플립플롭과는 달리 클럭 펄스가 없어도 입력만에 의해 출력의 상태가 결정되고, 모든 플립플롭은 SR 래치를 기본소자로 하여 구성된다. ... D 및 JK 플립플롭의 실험을 통하여 플립플롭에 대한 동작특성을 확인한다.3. ... 플립플롭은 입력이 없어진 뒤에도 계속적으로 출력상태를 유지하는 메모리 특성을 가지고 있다.(1) SR 래치는 2개의 NAND 게이트 또는 NOR 게이트로 구성된 가장 기본적인 메모리

  리포트 | 9페이지 | 1,000원 | 등록일 2012.12.04

  다운로드 장바구니
• 

  논리회로실험- 래치와 플립플랍 예비보고서

  비동기식 플립플롭은 입력의 변화에 따라 출력도 변화될 수 있는 플립플롭을 말하며, 비동기식 플립플롭을 다르게 래치(latch)라고도 정의한다. ... 다음 그림은 매스터 슬레이브 J-K플립플롭을 보여주고 있다. 회로에서 NAND게이트 3,4는 매스터 래치를 나타내며, NAND게이트 7,8은 슬레이브 래치이다. ... 다음 그림은 S-R래치를 이용하여 구성된 매스터 슬레이브 플립플롭이다. 그림에서 CP는 매스터에는 직접 인가되고 슬레이브에 반전되어 입력된다.

  리포트 | 10페이지 | 1,000원 | 등록일 2008.04.30

  다운로드 장바구니
• 

  디지털로직실험 16장 J-K 플립플롭

  S-R 플립플롭을 래치로 사용할 수 있으나 입력 조건 중 ‘S=1’과 ‘R=1’은 허용되지 않는다. ... 또한 D 플립플롭은 클럭 펄스를 제거하지 않으면 래치로 사용될 수 없다는 것도 이 소자를 사용하는 응용에서 제한 요소로 작용한다. ... 실험16J-K 플립플롭● 실험 목표□ 비동기 및 동기 입력을 포함한 J-K 플립플롭의 여러 구성에 대한 테스트.□ 토글 모드에서 주파수 분할 특성 관찰.□ J-K 플립플롭의 전달 지연

  리포트 | 12페이지 | 3,000원 | 등록일 2013.06.22

  다운로드 장바구니
• 

  실험5 예비보고서

  클록을 이용하지 않고 입력 신호로 직접 설정하는 직접 세트형의 플립플롭 등이 있다.③ Latch VS Flip-Flop 차이점플립플롭과 래치의 가장 큰 차이점이 바로 CLOCK에 ... 따라서 플립플롭의 비동기식 입력 Preset과 Clear은 플립플롭을 원하는 상태로 초기화하고자 할 때 주로 사용된다. ... 결합 회로를 통하여 인가되는 형식의 것을 교류 결합 플립플롭, 직류 결합 회로를 통하여 인가되는 형식을 직류 결합 플립플롭이라고 한다.

  리포트 | 8페이지 | 1,000원 | 등록일 2013.01.01

  다운로드 장바구니
• 

  [아주대]논회실 결과 실험9. 램 (RAM)

  이 때, 래치 회로의 Enable을 조작하여 A와 B 부분 중 하나씩 읽고 쓸 수 있다. 입력한 데이터는 플립플롭에 저장된다. ... 입력한 데이터는 플립플롭에 저장된다. ... 플립플롭의 출력과 7403 칩이 연결되어 있는데, 이때 Read select를 1로 인가하면 플립플롭에 저장되어 있던 데이터가 다이오드를 통해 출력된다.

  리포트 | 3페이지 | 1,000원 | 등록일 2014.09.04

  다운로드 장바구니
• 

  플립플롭 실험 예비보고서

  플립플롭관련이론1. ... SR Latch 회로래치(latch)는 기본적인 플립플롭(basic flip-flop)을 말하며, NOR 게이트를 사용하여구성할 수도 있고, NAND 게이트를 사용하여 구성할 수도 ... 따라서 래치 회로는 입력 SR=11을 인가하지 않는다는 조건하에 사용하여야 한다.그림 7-1(c)에는 래치 회로에 대한 블록 형태의 기호를 나타내었고, 그림 7-1(d)에는래치 회로의

  리포트 | 6페이지 | 1,000원 | 등록일 2014.10.15

  다운로드 장바구니
• 

  아주대학교 논리회로실험 실험9 예비보고서

  때문에 전원이 가해지고 있는 동안에는 플립플롭에 저장된 데이터가 계속 유지될 수 있다. ... DRAM은 주어진 실리콘 면적에 더 많은 셀들을 포함할 수 있고, 각 셀에 공급되어야 하는 전류의 양도 적지만, 재기록을 위한 부가회로가 필요하다.SRAM은 플립플롭으로 구성되어 있기 ... 인에이블(WE) 입력이 추가된다는 점을 제외하면 ROM과 유사하고 WE가 활성화되면 데이터 입력이 선택된 메모리 위치에 저장된다.정적 RAM에서 메모리 위치는 에지트리거되는 D 플립플롭보다는

  리포트 | 8페이지 | 1,000원 | 등록일 2014.02.28 | 수정일 2014.03.02

  다운로드 장바구니
• 

  15 D 래치 및 D 플립-플롭-예비,결과보고서 디지털공학실험

  클럭 펄스가 공급될 때 D 입력이 HIGH이면 플립플롭은 SET되며, D 입력이 LOW이면 플립플롭은 RESET된다. 플립플롭은 SET 상태에서는 1을, RESET상태에서는 0을 ... ●래치로 SPDT 스위치의 되튐에 의한 영향을 제거하는 방법에 대한 입증●NAND 게이트와 인버터를 이용한 게이트를 D 래치 구성 및 시험●D 플립-플롭의 테스트 및 래치와 플립-플롭의 ... 15D 래치 및 D 플립-플롭■ 실험목표이 실험에서는 다음 사항들에 대한 능력을 습득한다.

  리포트 | 13페이지 | 1,000원 | 등록일 2008.11.16

  다운로드 장바구니
• 

  쉬프트 레지스터 예비보고서

  실험 제목 4-Phase clock 발생기실험 목적[1] 쉬프트 레지스터의 구조와 동작원리를 이해한다.[2] 쉬프트 레지스터를 이용한 카운터의 동작을 이해한다.관련이론플립플롭이나 래치는 ... 쉬프트 레지스터는 플립플롭을 직렬로 접속하여 만들 수 있고 각 플립플롭의 출력은 다음 단 플립플롭에 접속된다. ... 플립플롭에 넣어진다.

  리포트 | 10페이지 | 1,000원 | 등록일 2014.06.03

  다운로드 장바구니
• 

  플립플롭 예비

  플립플롭과 래치의 가장 큰 차이점이 바로 CLK에 동기화를 시켜주느냐에 달려있는 것이다. ... 여러 개의 트랜지스터로 만들어지며 SRAM이나 하드웨어 레지스터 등을 구성하는데 사용 플립플롭에는 RS 플립플롭, D 플립플롭, JK 플립플롭, T 플립플롭 등 여러 가지종류가 있다 ... 1 플립플롭이란 ?플립플롭은 두 가지상태 사이를 번갈아 하는 전자회로를 말한다.

  리포트 | 3페이지 | 1,000원 | 등록일 2013.05.24

  다운로드 장바구니
• 

  쌍안정 회로와 RS 래치

  있고, 플립플롭을 구성하기 위한 기본소자로서 쌍안정 래치가 있다. ... , D플립플롭을 실험한다.2. ... 정에지 트리거와 비동기 입력을 가진 D플립플롭이 7474이다.4. 실험순서- 래치1) 그림 1-4의 - 래치를 설계한다.

  리포트 | 4페이지 | 1,000원 | 등록일 2012.11.20

  다운로드 장바구니
• 

  디지털실험 9 예비 플리플롭의 기능

  디지털 실험 예비보고서실험 9.플리플롭의 기능실험 목적래치회로의 기능을 이해하고 R-S 플립필롭의 구조와 동작원리를 이해한다.D, JK 플립플롭의 동작을 이해한다.이론(1)R-S(Reset-Set ... 다음 회로를 구성하여 R-S Q, Q'의 관계를 관찰하여 R-S 플립플롭의 동작을 설명하라.실험 3의 회로인 SR latch이다. ... 궁극적으로 edge-triggered flip flop은 게이트의 작은 delay차이를 이용하여 클럭신호가 바뀔 때의 입력만이 출력에 영향을 미치게 되어 있고 따라서 플립플롭의 setup

  리포트 | 8페이지 | 1,000원 | 등록일 2014.09.30

  다운로드 장바구니
• 

  실험21 555타이머

  두 개의 비교기는 논리 1과 0을 발생시키는 순간을 결정하며, R-S 플립플롭(또는 세트-리세트 래치)은 이들 비교기의 출력을 받아 0 또는 1 신호를 출력한다.표 21-1. ... 플립플롭이 세트되면 방전 트랜지스터가 ON되어 커패시터는 급격히 방전된다. ... 커패시터 전압이V _{CC}/3 이하로 떨어지면 COMP2가 높은 출력이 되어 플립플롭을 리세트시킨다.

  리포트 | 8페이지 | 2,000원 | 등록일 2014.05.17 | 수정일 2024.06.03

  다운로드 장바구니
• 

  (예) 17. 비안정 멀티바이브레이터

  쌍안정은 Set나 Reset 될 수 있는 래치나 플립플롭으로 각상태가 무한정으로 유지 될 수 있다.

  리포트 | 4페이지 | 1,000원 | 등록일 2015.12.11

  다운로드 장바구니
• 

  8장. 플립플롭

  ->실험 결과를 보면, 래치는 E=1인 동안 출력 값이 변하고, 플립플롭은 하강에지에서 출력 값이 변한다.4. ... [그림 2와 같이 enable 제어신호를 갖는 SR 래치 회로 2개와 NOT 게이트를 사용하여 SR 마스터 슬레이브 방식 플립플롭을 구성하고, 위의 [1]번 문항에서 했던 방식으로 ... 위의 [1-1]번, [1-2]번 문항에서 구한 표 2와 표 4의 결과를 비교 검토하여, 래치회로는 E=1인 동안 S 또는 R 입력이 변화하면 출력이 변할 수도 있는 반면, 플립플롭은

  리포트 | 10페이지 | 1,000원 | 등록일 2012.07.18

  다운로드 장바구니
• 

  전자공학실험1 예비(9장)

  래치와 플립플롭]( 개 정 판 )실험 9. 래치와 플립플롭목적SR 래치와 D 래치에 대한 논리회로의 이해. 각 래치에서 출력을 예측할 수 없는 경우를 분석. ... 해결 방법으로는 주종 플립플롭이나 에지트리거 플립플롭이다.- 주종 플립플롭 : 클럭펄스의 변이 순간에만 입력이 유효하게 되어 상태를 변화시킴- 에지트리거 플립플롭 : 클럭펄스에 상승에지 ... 이런 문제는 주종 플립플롭이나 에지트리거 플립플롭을 사용해서 방지 할 수 있다.실험1.

  리포트 | 8페이지 | 1,000원 | 등록일 2012.04.08

  다운로드 장바구니
• 

  실험 레포트

  입력 E, R, S의 상태를 표와 같이 변화시키면서 출력 상태를 기록하여라.4. 7400 IC 핀 배치도를 참조하여 책의 그림과 같은 S-R 플립플롭 회로를 구성한다. ... 입력 S와 R의 상태를 표와 같이 변화시키면서 출력 상태를 기록하여라.3. 7402, 7408 IC 핀 배치도를 참조하여 책의 그림과 같은 S-R 플립플롭 회로를 구성한다. ... 1. 7402 IC 핀 배치도를 참조하여 게이트 4개 중에 2개를 선정하여 NOR 게이트 래치 회로를 구성한다.

  리포트 | 4페이지 | 1,000원 | 등록일 2012.11.29 | 수정일 2017.04.14

  다운로드 장바구니