"설계보고서" 검색결과 321-340 / 37,840건

• 

  아날로그 및 디지털 회로 설계실습 결과보고서12

  설계할 수 있는 능력을 배양한다.2. ... 서론Stopwatch 설계를 통하여 카운터, 분주회로, 클럭 회로, 디코더 등 다양한 디지털 회로 구성요소에 대한 이해를 높이고 Datasheet를 읽고 분석하는 능력과 원하는 회로를 ... 설계 실습 내용 및 분석2.1 기본적인 클럭 생성 회로 및 카운터 회로 테스트(A) Function generator를 이용하여 사용하고자 하는 1Hz의 Clock 신호를 만들어 낸다.Frequency

  리포트 | 7페이지 | 1,000원 | 등록일 2024.07.05

  다운로드 장바구니
• 

  아날로그 및 디지털 회로 설계실습 결과보고서7

  설계 실습 내용 및 분석2.1 설계한 논리게이트 구현 및 동작(A) Low(0) 값, High(1) 값, Vcc를 각각 0V, 5V, 5V로 설정한다. ... 결론본 설계실습에서는 논리 게이트 소자를 가지고 다른 논리 게이트 회로를 구성하는 실험을 진행했다. 관찰한 값으로 진리표를 작성하여 비교했다.

  리포트 | 13페이지 | 1,000원 | 등록일 2024.07.05

  다운로드 장바구니
• 

  아날로그 및 디지털 회로 설계실습 결과보고서2

  설계실습 내용 및 분석2-4-1 PWM 제어회로① PWM 제어회로를 구성한다.UC3845 PWM의 7번포트로 입력전압 10V를 인가, 8번포트로 Vref 5V를 인가한다.실험에 사용된 ... 저항은 가변저항이며 10kΩ으로 설계하여야 한다.가변저항을 조절하여 9,84kΩ으로 맞춘 뒤 실험을 진행하였다.② 톱니 파형과 출력 파형을 확인한다.실험을 통해 PWM 제어 회로의

  리포트 | 7페이지 | 1,000원 | 등록일 2024.07.05

  다운로드 장바구니
• 

  아날로그 및 디지털 회로 설계실습 결과보고서5

  설계실습내용 및 분석5-4-1 설계한 전압제어 발진기 회로의 구현그림 5-1의 적분회로를 응용한 전압제어 발진기 회로를 구성하라.

  리포트 | 5페이지 | 1,000원 | 등록일 2024.07.05

  다운로드 장바구니
• 

  중앙대 전기회로설계실습 예비보고서3

  전기회로 설계실습예비보고서3장.과목전기회로 설계실습교수명제출일2022.09.22. (목)학번성명분압기(Voltage Divider) 설계1. ... 설계실습계획서 (이론1,2,3,4장 참조)설계 목표는 출력전압이 12V로 고정되어 있는 한 대의 DC power supply를 이용하여 정격전압이 3V+- 10%, 정격전류가 3mA ... 부하효과를 고려해주지 않아 발생하는 오차이다.3.2 분압기의 설계(부하를 고려한 현실적 설계)(a) 등가부하를 고려하여 설계목표를 만족하는 분압기를 설계하고 회로도를 도시하라.설계하려는

  리포트 | 4페이지 | 1,000원 | 등록일 2023.08.28

  다운로드 장바구니
• 

  중앙대 전기회로설계실습 예비보고서12

  전기회로 설계실습예비보고서1과목전기회로 설계실습교수명제출일2022.12.01. (목)학번성명2장 수동소자의 고주파특성측정방법의 설계1. ... 설계실습계획서3.0 저항, 커패시터, 인덕터의 고주파 특성을 측정하는 회로를 설계하라. 기준을 무엇으로 하고 무엇을 측정해야 고주파특성을 알 수 있을 것인가? ... 목적: 저항, 커패시터, 인덕터의 고주파 특성을 측정하는 회로를 설계하고 실험을 통하여 등가회로를 이해하며 이들 소자들이 넓은 주파수영역에서 어떻게 동작하는지 실험적으로 이해한다.2

  리포트 | 6페이지 | 1,000원 | 등록일 2023.08.28

  다운로드 장바구니
• 

  중앙대 전기회로설계실습 예비보고서9

  전기회로 설계실습예비보고서9장과목전기회로 설계실습교수명제출일2022.11.10. (목)학번성명LPF와 HPF 설계1. ... 설계실습계획서3.1 C = 10nF인 커패시터와 R을 직렬 연결하여 Cutoff frequency가 15.92kHz인 LPF를 설계하라. ... 목적: 주어진 시정수를 갖는 RL회로를 설계하고 이를 측정하는 방법을 설계한다.2.

  리포트 | 9페이지 | 1,000원 | 등록일 2023.08.28

  다운로드 장바구니
• 

  중앙대 전기회로설계실습 예비보고서11

  전기회로 설계실습예비보고서11장과목전기회로 설계실습교수명제출일2022.11.24. (목)학번성명공진회로(Resonant Circuit)와 대역여파기 설계1. ... 설계실습계획서3.1 RLC 직렬회로에서 R에 걸리는 전압을 출력이라 하였을 때 C =0.01uF, 공진주파수가 15.92kHz, Q-factor가 1인 bandpass filter를 ... 설계하라.

  리포트 | 9페이지 | 1,000원 | 등록일 2023.08.28

  다운로드 장바구니
• 

  중앙대 전자회로설계실습 결과보고서3

  실험 결과(A) 구현: 전해콘덴서는 미리 단락해서 방전시킨 후에 충전방향을 예상해서 극성에 맞게 연결하여 위의 회로를 구성한다(이때 실습계획서에서 설계한 값을 사용한다). ... 결론본 설계실습에서 브리지 방식의 정류회로를 구성하여 교류전원으로부터 직류전압을 얻는 기본적인 직류전압공급기를 설계하였다. 출력파형을 오실로스코프로 확인해 본 결과는 다음과 같다. ... A 와 B사이의 전압이 계획서에서 구한 값이 되도록 Function generator를 조정하여 A 와 B사이의 전압파형을 제출한다.그림 1과 같이 회로를 구성한 후, Function

  리포트 | 5페이지 | 1,000원 | 등록일 2024.03.26 | 수정일 2024.07.05

  다운로드 장바구니
• 

  중앙대 전자회로설계실습 예비보고서6

  설계실습 계획서3.1 Emitter 저항을 삽입한 Common Emitter Amplifier 설계* 모든 계산결과는 반올림하여 유효숫자 세 자리까지만 사용한다. ... 100인 NPN BJT를 사용하여 ∈이 kΩ단위이고 amplifier gain∈ 이 -100V/V이며 emitter 저항 사용한 Common Emitter Amplifier를 설계

  리포트 | 7페이지 | 1,000원 | 등록일 2023.12.23

  다운로드 장바구니
• 

  중앙대 전자회로설계실습 예비보고서7

  설계실습 계획서3.1 Common Emitter Amplifier의 주파수특성(A) 이전 실험의 2차 설계 결과회로( 추가)에 대하여 모든 커패시터의 용량을 10 uF으로 하고 CE증폭기에 ... 목적이전 실험에서 설계한 emitter 저항을 사용한 Common Emitter Amplifier의 주파수 특성 및 커패시터들의 영향을 측정, 평가한다.2.

  리포트 | 8페이지 | 1,000원 | 등록일 2023.12.23

  다운로드 장바구니
• 

  중앙대 전자회로설계실습 결과보고서8

  리포트 | 6페이지 | 1,000원 | 등록일 2024.03.26 | 수정일 2024.07.05

  다운로드 장바구니
• 

  중앙대 전기회로설계실습 결과보고서7

  목적: 주어진 시정수를 갖는 RC회로를 설계하고 이를 측정하는 방법을 설계한다.2.

  리포트 | 7페이지 | 1,000원 | 등록일 2024.07.04

  다운로드 장바구니
• 

  중앙대 전기회로설계실습 결과보고서10

  설계실습 계획서는 잘 작성되었다고 생각하는가? 계획서에서 자신이 설계한 회로, 또는 방법이 틀렸다면 왜 틀렸다고 생각하는가? 무엇을 배웠고 무엇을 느꼈는가? ... MΩ, 1/4 W, 5%): 2개가변저항: (20 kΩ, 2 W): 2개커패시터: (10 nF ceramic disc): 2개인덕터(10 mH 5 %): 2개결론전체적으로 설계실습이

  리포트 | 12페이지 | 1,000원 | 등록일 2024.07.04 | 수정일 2024.07.08

  다운로드 장바구니
• 

  아날로그 및 디지털 회로 설계실습 결과보고서6

  6-4-1 위상 제어 루프의 설계그림 6-2의 위상 제어 루프를 구성한다. ... 위상 제어 루프의 범위(A) 설계한 위상 제어 루프의 입력단의 주파수를 10Hz부터 50kHz까지 변화시켜 동작 주파수의 범위를 측정한다. ... (입력단의 주파수 변화 단위는 당일 조교의 지시에 따른다.) 설계한 위상 제어 루프의 범위는 1kHz~10kHz이며 범위를 벗어나면서부터

  리포트 | 6페이지 | 1,000원 | 등록일 2024.07.08 | 수정일 2024.07.12

  다운로드 장바구니
• 

  [화공기초실습설계 A+] 박막 결과보고서

  실험보고서 (최종)[박막 크로마토그래피]제출일제출자조원담당 교수- 목 차 -I. 실험목적II.실험 원리1. 실험원리2. 실험이론III. 실험방법1. 실험재료2. 실험방법3.

  리포트 | 30페이지 | 2,000원 | 등록일 2024.06.16

  다운로드 장바구니
• 

  [중앙대 전자회로설계실습]설계실습 3(Voltage Regulator 설계) 예비보고서

  설계실습 3(Voltage Regulator 설계) 실습계획서201xxxxx 홍길동6조 : 홍길동 xxx xxx실험날짜 : 20190401제출날짜 : 20190401(A)밑의 회로는 ... 따라서 입력은 진폭이 5.63 V인 정현파로 하면 된다.다음으로 ripple(Vr)이 0.9 V이하가 되도록 설계하라 했다. ... 시작하고 최대충전 후 입력 전압이 커패시터 전압보다 작아지면 D4는 OFF되고 다시 커패시터의 방전이 시작된다.출력전압의 최대치는 다음과 같이 나타낼 수 있고 4.4 V가 되도록 설계하라

  리포트 | 2페이지 | 1,000원 | 등록일 2020.01.02

  다운로드 장바구니
• 

  [전자회로설계 결과보고서][실험 08] JFET

  ① [실험 2]는 JFET가 전압 제어 저항으로서 어떻게 이용되는지 실험을 통해 확인할 수 있었다. ② 과 같이 구성한 회로에서는 공통 이미터 증폭기와 JFET를 결합한 회로임을 파악할 수 있다. ③ 모의실험 및 실험을 통해  값의 변화에 따른 출력 전압의 변화와 해..

  리포트 | 10페이지 | 1,000원 | 등록일 2021.01.29 | 수정일 2021.06.22

  다운로드 장바구니
• 

  A+ / 디지털시스템설계 가/감산기 실험보고서

  디지털시스템설계 실험 보고서가/감산기 회로1. ... 실험목적① 프로그래머블 반 가/감산기를 설계하고 실험을 통해 논리 동작을 확인해 보고 이해한다.② 프로그래머블 전 가/감산기를 설계하고 실험을 통해 논리 동작을 확인해 보고 이해한다 ... 실험내용 및 방법① 프로그래머를 반 가/감산기의 회로도를 설계하고 제어신호와 입력 신호에 맞게 출력되었는지 출력(논리동작)을 확인한다.② 프로그래머를 반 가/감산기의 회로도를 설계하고

  리포트 | 8페이지 | 2,000원 | 등록일 2023.08.15

  다운로드 장바구니
• 

  (결과보고서) 전자회로설계및실습 Oscillator 설계 실험10

  전자회로설계실습결과보고서 #10Oscillator 설계조학과학번이름조원담당 교수실험일제출일0. ... 설계실습 내용 및 분석4.1 설계실습 내용 및 분석(A) 실험계획서 3.1에서 설계한 신호발생기를 브레드보드에 구현 : 4.1(A)에서 설계한 oscillator의L _{-} =L ... 서론이번 실험에서는 op-amp의 positive feedback기능을 이용한 구형파 발생기 회로를 설계하고 각 저항 값들을 변화시켜가면서v _{o} ,`v _{-} ,`v _{+}

  리포트 | 13페이지 | 3,500원 | 등록일 2020.04.13

  다운로드 장바구니