"전감산기의 실험" 검색결과 321-340 / 415건

• 

  가산기(Adder)

  Idcarry에 0을 입력하면 가산기로 동작하고, 1을 입력하면 감산기로 동작한다.위 회로를 시뮬레이션한 결과값이다. ... 8)까지 표현 가능하다. carry0은 첫 번째 전가산기의 output인 동시에 두 번째 전가산기의 input의 역할을 함으로써 실제 우리가 관찰하고자 하는 output에서는 생략이 ... Adder, Full Adder, Digit Adder, 2 Digit Adder를 구성하여, 반가산기, 전가산기, 디지트 가산기의 동작을 확인하고, DE2 보드 상에서 동작을 확인한다

  리포트 | 32페이지 | 3,000원 | 등록일 2010.10.16

  다운로드 장바구니
• 

  [공학]adder, subtracter & decoder

  논리 회로>(4) 반감산기를 이용하여 전감산기를 구성하라.(5) 실험 3에서 구한 전가산기를 이용하여 전감산기를 구성하여 위의 문제 (3)에서 구성한 논리 회로와 비교하시오.Carry를 ... 논리회로실험예비보고서실험 5. adder, subtracter & decoder1. adder(1) XOR gate(IC7486), AND gate(7408)을 이용하여 반가산기를 ... ***100< 반감산기 논리 회로 >(3) 이론의 전감산기의 진리표를 참고하여 카노 맵을 이용하여 부울 함수를구하고, 논리회로를 구성하시오.< Truth Table >입력(InPut

  리포트 | 12페이지 | 3,000원 | 등록일 2007.06.18 | 수정일 2015.08.26

  다운로드 장바구니
• 

  충북대학교 전기전자공학 디지털실험 5장 예비보고서

  전감산기(Full subtractor)74LS153 Multiplexer 로 전 감산기를 구현하기 위해서는 하나는 차를 발생시키는데 사용되고, 다른 하나는 자리 빌림을 발생시키는데 ... 실험 5. Multiplexer 가산-감산목 적1. ... 전가산기 구성을 위해 2개의 4입력 Multiplexer 사용을 익힌다.2. 2개의 4-입력 Multiplexer를 감산기로 사용하는 것을 익힌다.원 리1.

  리포트 | 4페이지 | 1,000원 | 등록일 2008.02.18

  다운로드 장바구니
• 

  충북대학교 전기전자공학 디지털실험 6장 예비

  에서 전가산기의 회로를 설계하여시뮬레이션 결과를 보여준다. ... 입력 Cin, A1, B1을 인가하여 얻은 출력 SUM, Cout을확인하여 올바른 전가산기의 동작을 하는 것을 확인한다. 1비트 전가산기의 설계 검증 예제예비 보고서1. ... 또한 산술 연산회로는 selector와 Cin에 따라 가산, 감산, 증가, 감소 기능을 할 수 있는데 S1, S0가 00일때는 가산기능을 수행 하고, 01일땐 감산, S1, S0가

  리포트 | 7페이지 | 1,000원 | 등록일 2008.02.18

  다운로드 장바구니
• 

  디지털 논리 실험, Half adder와 Full adder 실험 예비 보고서

  가장 낮은 자리는 올림수가 없기 때문에 반가산기를 사용하고 다음 자리부터 전가산기를 연결하는 형태이다. ... Full Adder(전가산기) : 실제 이진수의 가산은 두 개의 이진수와 낮은 자리에서 발생한 올림수도 가산해야 하므로 반가산기만으로는 연산기능을 구현하기에 부족하다. ... 전가산기는 두 개의 이진수와 낮은 자리에서 발생한 올림수까지 고려하여 입력 세개의 합과 올림수를 구하는 논리회로이다.

  리포트 | 5페이지 | 1,500원 | 등록일 2009.07.18

  다운로드 장바구니
• 

  Logics를 이용한 논리회로 설계보고서

  설계 4: 가산기와 감산기 설계 및 구현6. 설계 5: 인코더와 디코더 설계 및 구현7. 설계 6: 멀티플렉서와 디멀티플렉서8. 설계 7: 코드변환기9. 설계 8: 플립플롭10. ... 전에 회로를 구성하여 시뮬레이션 해볼 수 있어서 시행착오를 줄일 수 있다.2. ... 실험 1: 기본 논리게이트 설계 및 구현① NOT 게이트 구성▶ 시뮬레이션 구성▷ 시뮬레이션 결과▶ 결과 표NOT_ANOT_X0110② OR 게이트 구성▶ 시뮬레이션 구성▷ 시뮬레이션

  리포트 | 71페이지 | 6,000원 | 등록일 2011.04.24

  다운로드 장바구니
• 

  가산기와 감산기

  실험목적- 반 가산기와 전 가산기의 원리를 이해한다.- 반 감산기와 전 감산기의 원리를 이해한다.- 가산기와 감산기의 동작을 확인한다.- 가산과 감산을 할 수 있는 회로를 설계하는 ... B진 리 표회 로 도ABSC0000011110101100- 전 감산기 (Full Subtractor): 2진수로 표시한 2개의 수 이외에 자리내림으로 발생한 수까지 합쳐 감산하는 감산기.논 ... - 그림 6-14와 같은 회로를 결선하고 입력변화에 따른 출력dn과 bn을 측정하여 표 6-8을 완성하여라.그림 6-14 전 감산기 회로출력 결과AnBnbn-1bndn0000000111010110111010001101001100011111

  리포트 | 5페이지 | 1,000원 | 등록일 2007.01.11

  다운로드 장바구니
• 

  결과07_Decoder&Encoder

  우리가 지금까지 구성했던 감산기, 가산기, MUX/DeMUX, DeCoder/EnCoder는 조합회로이고, 카운터, 레지스터, 그리고 다음에 실험할 RAM은 순차회로에 해당된다. ... 실험7 결과보고서전자공학도의 윤리 강령 (IEEE Code of Ethics)(출처: http://www.ieee.org)나는 전자공학도로서, 전자공학이 전 세계 인류의 삶에 끼치는 ... 이런 회로의 구성을 통해 마치 회로가 Excess-3의 체계를 갖는 것처럼 동작하는 것이다.5) 7 segment 표시기를 갖는 BCD 카운터주파수 발생기를 1Hz 정도로 하고 표시기를

  리포트 | 6페이지 | 3,000원 | 등록일 2010.11.10

  다운로드 장바구니
• 

  온도 계측 예비보고서

  :학번 :이름 :담당조교 :◎ 온도계측실험- 예비보고서1. ... 냉접점 J3를 보상하기 위해서 온도가 측정된 후 공급된 전압은 열전쌍 측정에서 감산된다.온도 Ty 에서 접점 Jx 에 의해 생성되는 전압을 표시하기 위한 VJx(Ty)를 사용하면, ... 나타낸 위의 그림에 따르면 열전쌍 회로에 모든 유형의 와이어를 삽입하여도 와이어의 양쪽이 온도가 같으면 (등온) 출력에 영향이 없다.△ 등온지역에추가 리드선삽입위의 그림은 접점 J3 전에

  리포트 | 8페이지 | 1,000원 | 등록일 2011.03.10

  다운로드 장바구니
• 

  논리설계 - 가산기를 MAX-PLUS II 로 실습을 한후 결과 보고서

  전가산기실습3. 2비트 병렬 가산기실습4. 4비트 병렬 가산기문제점 및 해결 방안가산기는 3주차때 실습이지만 추석연휴로 수업이 휴강이라서 4주차 실습(감산기)을 할 때 3주차 실습인 ... 가산기와 하게 되었다.이번 실습을 통해서 가산기에 대해서 개념과 동작을 이해하게 되었다.실습 1번 반가산기. 2번 전가산기 부분은 바로 이해가 되어서 별 어렵지 않게 실험을 마칠수 ... 제목- 가산기- 가산기의 개념과 동작을 이해하고 설계한다.- 반가산기와 전가산기를 이용하여 2비트 병렬 가산기 회로를 설계한다.목적- 가산기에 대해 이해하고 응용할 수 있다.관련 학습

  리포트 | 9페이지 | 1,000원 | 등록일 2009.12.15

  다운로드 장바구니
• 

  전가산기전감산기

  디지털 공학 실험 6 예비 레포트실험 6 전가산기와 전감산기1) 실험목적전가산과 전감산의 산술연산에 대해 이해한다.논리게이트의 작용에 대해 익힌다.회로에 대한 구현과 그 방법에 대해 ... 그 전압을 CRO로 측정하여 해당되는 표를 완 성한다.실험결과와 이론값이 맞는지 확인한다.4) 이번 실험에 대해 . . . . .가산기와 감산기란 ? ... 전감산기< 전감산기 회로도 >두개의 2진수의 뺄셈은 감수의 보수를 구하여,그것을 피감수에 더함으로써 실현된다.이 방법에 의하면 뺄셈은 전가산기를 사용하는 덧셈이 된다.뺄셈을 실현하는

  리포트 | 5페이지 | 1,000원 | 등록일 2006.10.08

  다운로드 장바구니
• 

  이산화탄소와 현황과 절감장치 개발

  가습기에서 뿜어져나오는 형태로 작은형태로 분사되어나온다. ... 그러면서 이 실험은 고압의 이산화탄소를 이용해 원유 매립지의 구멍이 많은 암석(다공성 암석)으로부터 원유를 뽑아 내고 이산화탄소를 땅밑에 가두는 두 가지 목적을 달성한다.기술자들은 ... 검토-기후변화협약과 부합, 교토의정서를 보완④몬트리올 의정서- 가입국과 비가입국간의 교역 금지- 우리나라는 개도국조항에 따라 10년 유예기간이 있지만 시장상황을 고려할 때 96년 이 후 감산

  리포트 | 18페이지 | 2,500원 | 등록일 2012.12.11

  다운로드 장바구니
• 

  예비레포트6(Op Amps Summing, Differential)

  R2를 10MΩ으로 바꾸고 Vin2를 전 실험에서의 변화하는 DC 전압 발생기와 연결한다. Vin2로부터 Vout에 얻어지는 이득이 얼마인가? ... 이러한 회로는 단위이득(이득이 1.0) 아날로그 감산기라고 한다.· 동상모드 제거비 ( CMRR ; Common mode rejection ratio )연산증폭기는 차동 증폭기이다. ... 예비레포트전자물리실험- Op Amps: Summing, Differential⑴ 실험제목: Op Amps: Summing, Differential⑵ 실험목적: 가산증폭기와 차동 증폭기의

  리포트 | 5페이지 | 1,500원 | 등록일 2009.11.27

  다운로드 장바구니
• 

  실험 제목 : 기본연산회로

  또한 입력에 1이 한 개 이거나 세 개 일때 출력 S가 1이 됨을 확인 할 수 있다.세 번째로, 전가산기 4개를 조합하고, 입력단자에 XOR게이트를 사용함으로서 4비트 가감산기 회로를 ... 실험 고찰이번 실험은 XOR게이트를 사용하여 가산기 회로를 만들고, 반가산기와 전가산기 및 4비트 2진 가감산기의 입력에 대한 출력을 알아봄으로서 회로의 이해를 돕는 실험이었다.첫 ... 이러한 반가산기는 가산기 회로의 기본 회로로서 두 개의 반가산기를 조합하여 3개의 비트를 더하는 전가산기를 만들 수 있다.반가산기의 실험결과를 보면 알 수 있듯이, 합의 끝자리를 나타내는

  리포트 | 3페이지 | 1,000원 | 등록일 2008.01.03

  다운로드 장바구니
• 

  전가산기 전감산기 결과보고서

  실험제목: full adder (전가산기) ,full subtractor(전감산기)(결과보고서)1. ... 예비조사 및 실험 내용의 이해1.1 전가산기전가산기는 두 개의 입력값(a,b)을 (a xor b)한 sum과 (a and b)한 carry-자리 올림수의 두가지 출력을 나타내는 시스템이다.xilinx ... 동작적 - if문, else문을 사용해 조건을 걸고 나아갈 경로를 지정해준다.1.3 전가산기 source codeentity plus222 isPort ( A : in STD_LOGIC

  리포트 | 5페이지 | 1,000원 | 등록일 2008.06.22

  다운로드 장바구니
• 

  뇌동맥류

  분류1) 크기에 따른 분류2) 모양과 원인에 따른 분류7. ... 검증된 치료약은 없으며 연구중이거나 실험 중에 있다.? - Ca channel blocker : Nimodipine? - anticonvulsant? 장애 ... 진단적 검사1) 병력 조사 및 신체 검진2) 뇌전산화단층 촬영 및 전산화단층 혈관조영술3) 디지털 감산 혈관조영술4) 요추 천자5) 뇌 자기공명 영상 및 자기공명 혈관조영술5.

  리포트 | 10페이지 | 1,000원 | 등록일 2010.07.05

  다운로드 장바구니
• 

  로직웍스를 이용한 논리회로 구현

  실험 4: 가산기와 감산기 설계 및 구현6. 실험 5: 인코더와 디코더 설계 및 구현7. 결론1. ... 단시간에 익힐 수 있으며, 실제 실험하기 전에 회로를 구성하여 시뮬레이션 해볼 수 있어서 시행착오를 줄일 수 있다.이 프로그램의 사용법은 교재 686쪽부터 자세히 소개 되어 있으므로 ... 실험 1: 기본 논리게이트 설계 및 구현3. 실험 2: 불 대수와 드로르간의 정리 설계 및 구현4. 실험 3: Exclusive-OR 게이트 설계 및 구현5.

  리포트 | 42페이지 | 1,500원 | 등록일 2010.04.28

  다운로드 장바구니
• 

  [실험레포트] 논리회로실험

  ..FILE:결과리포트.zip..FILE:5번째 가산기 감산기 디코더/2진 카운터.htm전기.전자 실험실습 Ⅲ권/디지탈회로(PART12~17)실험 3 : 2진 계수기(BinaryCounter ... 결과에 대해 토의하시오. ..FILE:5번째 가산기 감산기 디코더/3진카운터.ewbElectronics Workbench Circuit FileVersion: 5Charset: ANSIDescription ... 클럭을 인가하기 전에 먼저, CL 스위치를 한번눌러 출력을 모두 "0"으로 한다.표 14-3입 력출 력클럭수D=8C=4B=2A=116진수*************8910111213141516비고3

  리포트 | 24페이지 | 5,000원 | 등록일 2008.04.12

  다운로드 장바구니
• 

  능동여파기

  이러한 여파기는 그림7-5와 같고 상태변수 또는 만능 능동여파기라 한다. 이것은 기본적으로 하나의 감산증폭기(A1)와 두 개의 동일한 적분기(A2와 A3)로 구성되어 있다. ... 반면에 몇 가지 단점과 능동여파기의 사용을 제한하는 요소가 있다.(1) 주파수 응답 : 여파기를 설계할 때 주파수응답은 op-amp의 종류에 좌우된다.(2) 전 원 : 수동여파기와는 ... frequency)를 측정한다.2. 2차 고주파여파기(high-pass filter)를 실험한다.

  리포트 | 8페이지 | 1,000원 | 등록일 2009.10.19

  다운로드 장바구니
• 

  교류회로소자(인덕터 및 커패시터)의 특성,RC, RL, RLC 회로의 임피던스 및 전력 측정

  예상 결과실험방법⑴ 그림 15.7의 직렬 연결 실험 회로에 R=4.7, L=10H, C=0.5을 각각 위치시키고 신호 발생기를 이용하여 60Hz, 실효 전압 10V인 사인파 신호를 ... 그림 3과 같은 리액턴스 전 류를 구할 수 있다.이보다 크다면 회로는 유도성이며가보다 크다면 회로는 용량성이다. ... 예상 결과- 실험과정① 그림의 회로에서 L=50mH 인 커패시터를 위치 시키고 스위치를 S의 위치에 고정 시킨후, 신호 발생기를 이용하여 0.5kHz, -2V~ +2V 의 사인파

  리포트 | 9페이지 | 1,500원 | 등록일 2010.06.23

  다운로드 장바구니