"병렬 가감산기" 검색결과 21-25 / 25건

• 

  [디지털논리회로설계실험]디지털 논리회로 설계실험 예비보고서 8장 병렬가산기 및 감산기

  -2. 4 bit 2진 병렬 가감산기① 4 bit 2진 병렬 가산기인 7483 칩 한 개와 XOR Gate 7486칩을 이용하여 [그림 8-7]과 같이 회로를 구성한다. ... [그림8-7] 4 bit 2진 병렬 가감산기[ C=Control signal 이며, C=1일 때는 감산기로, C=0 일 때는 가산기로 동작하도록 회로도를 구성함][표 8-2]에 주어진 ... [표 8-2] 4 bit 2진 병렬 가감산기 Output TableInputOutput10진수A10진수B10진수Y101010401001411100+101010-401006011014010040100810000

  리포트 | 7페이지 | 1,500원 | 등록일 2005.03.30

  다운로드 장바구니
• 

  Full adder 와 Full subtracter 예비

  S와의 덧셈은 두 개의 반가산기로 수행할 수 있으며 D와의 뺄셈은 두 개의 반감산기로 수행할 수 있다.그림 28-1 4-비트 병렬 감가산기와간의 논리적인 차이 때문에 여러 개 비트의 ... 2진 가산기++합그림 28-6 2-비트 병렬 2진 가산기Pspice 예상값① 그림 28-6의 회로는 2-비트 병렬2진 가산기로서 숫자및와 합은 2진수로 표시하였을 때의 덧셈을 수행한다 ... 전감산기의 차Pspice 예상값2) 전가산기의 캐리의 캐리Pspice 예상값3) 반가산기로 구성된 전가산기그림 28-5 반가산기로 구성된 전가산기Pspice 예상값4) 2-비트 병렬

  리포트 | 13페이지 | 1,000원 | 등록일 2008.11.10

  다운로드 장바구니
• 

  [정보통신실습] 4-bit 2진 가감산기 회로 조립 및 측정 작업

  ▶ 작품명 : 4-bit 2진 가감산기 회로 조립 및 측정 작업▶ 학습 목표?IC 7483 동작을 이해하고 설명할 수 있다.?가산기/감산기를 조립하고 동작할 수 있다.? ... 이와 같은 요령으로 n개의 전가산기를 연결하면 n비트로 구성된 2개의 2진수를 더할 수 있는 이진병렬가산기를 쉽게 구성할 수 있다. ... 그러나 이와 같은 이진병렬가산기는 아랫단의 계산이 완료되어야만 그 자리올림을 윗단이 입력으로 받아 계산을 할 수 있으므로 전체 계산시간이 많이 걸린다는 단점을 갖는다.

  리포트 | 4페이지 | 1,000원 | 등록일 2004.05.26

  다운로드 장바구니
• 

  [정보통신실기] 4bit 가감산기

  예비보고서4bit- 2진 가감산기덧셈 연산은 4개의 연산, 즉 0+0=1,0+1=1,1+0=0,1+1=10이 가능하다. ... 병렬 덧셈기에서는 캐리의 전파시간을 줄이는 몇 가지 방법들이 있다. 가장 폭넓게 사용하는 방법이 캐리 룩 어헤드의 원리이다.그림 6은 덧셈기 회로이다. ... 따라서, 합 비트가 출력될 수 있도록 생성되어야 한다. 4비트 덧셈기는 표준 구성요소의 대표적인 예이다.4.캐리의전파2진수를 병렬로 더한다는 것은 피가수와 가수의 모든 비트를 동시에

  리포트 | 5페이지 | 1,000원 | 등록일 2004.05.12

  다운로드 장바구니
• 

  [전자] 8비트 가감산기 설계

  실습: 8-bit 감가산기 설계1. ... 설계 접근schematic capture 방식의 설계에서는 지난번 설계한 전가산기를 활용하고 4-bit 병렬가산기를 참조하여 설계VHDL 방식의 설계에서는 지난번 설계한 4-bit ... 병렬가산기를 참조하여 설계Waveform editor를 이용하여 simulation에 필요한 데이터 파일을 만들어 Simulator를 사용하여 설계가 맞는지 검사두 가지 설계 방식의

  리포트 | 4페이지 | 1,000원 | 등록일 2002.03.31

  다운로드 장바구니