"전기전자기초설계" 검색결과 21-40 / 3,107건

• 

  KCU 숭실사이버대 전기전자기초설계 과제2 A+ 레포트

  다음 직류 신호의 평균값을 구하여라.V _{dc} = {1} over {T} int _{0} ^{{T} over {2}} {10sinwt} TIMES 2`dt= {20} over {T} TIMES (- {1} over {w} )[cosw {T} over {2} -cos..

  리포트 | 2페이지 | 2,000원 | 등록일 2018.12.28

  다운로드 장바구니
• 

  전기전자기초실습_직병렬회로 설계

  이론적 배경전기전자기초실습 EXPERIMENT14(1) RT = R1 + RT2 + R3RT1= R2R4R2 + R4(2)RT2= R5(R6 +R7)R5 +(R6+R7)(3)IT = ... 회로 설계하는 것을 조금씩 배워가니깐 무척 기쁘고 흥미롭다. ... 이제는 간단한 회로 정도는 설계 할 수 있을 거라 믿어 의심치 않는다.

  리포트 | 4페이지 | 1,000원 | 등록일 2011.07.11 | 수정일 2018.05.17

  다운로드 장바구니
• 

  기초전기전자공학 파워서플라이설계

  내에서 전위를 일정값 이동시키는 소자, 표준전기를 대신하는 전압표준기 등으로 사용된다. ... 첫째, 입력 전자파장애(EMI) 필터부이다. ... 이 전류의 급증은 일종의 파괴현상으로, 제너효과라고 하는 전자(電子)의 터널전류에 의한 회복이 가능한 것과 애벌란시효과라고 하는 전자사태(電子沙汰)에 의한 것이 있다.제너다이오드는

  리포트 | 5페이지 | 1,500원 | 등록일 2009.10.05

  다운로드 장바구니
• 

  [전기전자기초실험] 설계 프로젝트 2 결과보고서

  학 과학 년학 번분 반실험조성 명전기전자공학2학년전기전자공학2학년① 설계 사양 분석, 실제 구현과 관련된 목표 사양 설명① 4층 건물의 엘리베이터를 기준으로 할 것② Hall에는 1층은 ... 지정할 것- 이를 정확하게 기술한 설계 사양 및 FSM을 제시할 것설계 사양- 위에 언급한 설계 사양만으로 4층 엘리베이터 컨트롤러를 설계하였을 때에 동작시키는 데에 큰 무리가 없으므로 ... 위의 언급한 조건 외의 다른 설계 조건은 생각하지 않았다.

  리포트 | 11페이지 | 1,000원 | 등록일 2009.07.29

  다운로드 장바구니
• 

  [전기전자기초실험] FSM 설계 실험 결과보고서

  학 과학 년학 번분 반실험조성 명전기전자공학2학년전기전자공학2학년6) 실험과정 및 결과측정초콜렛 자판기 구현 사진교통신호 제어기 구현 사진① 밀리머신과 무어머신을 이용한 회로 조사밀리 ... 이를 활용한 회로에는 신호등이나 자동판매기 등이 있다.② 그림 11-3의 FSM을 최적화하여 설계module fsm(data_in, data_out, reset, clock); // ... REDFarm REDS3Highway REDFarm GREENS4Highway REDFarm YELLOW④ 초콜렛 자판기에서 200원이 자판기에 넣어졌을 때 돈을 되돌려 받을 수 있도록 설계module

  리포트 | 6페이지 | 1,000원 | 등록일 2009.07.29

  다운로드 장바구니
• 

  [전기전자기초실험] FSM 설계 실험 예비보고서

  학 과학 년학 번분 반실험조성 명전기전자공학2학년전기전자공학2학년① 상태천이표와 상태도 verilog HDL을 이용하여 구현module fsm_state (clk, in, out,

  리포트 | 5페이지 | 1,000원 | 등록일 2009.07.29

  다운로드 장바구니
• 

  10진 카운터 설계 기초 전기전자 실험

  10진 카운터 회로과목전기전자실험교수님황수용교수님학과전자정보공학과학번02163837이름문정일조6조제 출 날 짜2006년12월5일10진 카운터 설계● 실험의 목표-10진 카운터 이상, ... PCB size 10×10(Cm)이내, Power DC±15 이내, S/N : 90% 이상의 회로를 설계하여라.● 기본 이론1 디지탈(Digital) 신호란? ... 설계한 10진 카운터의 동작 원리- NE555 IC로 통하여 디지털 신호를 부여한다.- 카운터 IC인 HD74LS90, SN74LS47을 거쳐서 7-segment에 신호를 전달한다.

  리포트 | 7페이지 | 1,000원 | 등록일 2007.06.22

  다운로드 장바구니
• 

  [전기전자기초실험] 연산 회로 설계 실험 결과보고서

  학 과학 년학 번분 반실험조성 명전기전자공학2학년전기전자공학2학년6) 실험과정 및 결과측정4비트 덧셈기/뺄셈기 verilog HDL 코드4비트 덧셈기/뺄셈기 Timing Analyzer ... CCN이 가장 빠르나 여러 가지 조건을 고려해 보면 CSN이나 CSMT이 유용하다는 것을 알 수 있다.④ MAX+PLUSⅡ>Floorplan Editor를 통해서 FPGA의 I/O에 설계된

  리포트 | 8페이지 | 1,000원 | 등록일 2009.07.29

  다운로드 장바구니
• 

  [전기전자기초실험] 연산 회로 설계 실험 예비보고서

  학 과학 년학 번분 반실험조성 명전기전자공학2학년전기전자공학2학년① 다른 형태의 수 체계 조사- 부호 크기(sign and magnitude)?

  리포트 | 4페이지 | 1,000원 | 등록일 2009.07.29

  다운로드 장바구니
• 

  [전기전자기초실험]9장 - 연산 회로 설계 실험 [예비&결과]

  1. 다른 형태의 수 체계를 조사하시오. (1) Sign and Magnitude Representation- High order bit is sign : 0 = positive(or zero), 1 = negative - The remaining bits is th..

  리포트 | 8페이지 | 1,000원 | 등록일 2010.12.08

  다운로드 장바구니
• 

  [전기전자기초실험]8장 - 조합 회로 설계 실험 [예비&결과]

  이 Delay 값 중 제일 큰 값 보다 주기가 커야 제대로 동작한다고 할 수 있다. 즉 최대 Delay 의 역수인 값이 최대 동작 주파수가 되고 그 주파수보다 작을 때만이 이 디코더가 제대로 작동할 수 있는 것이다. 이 delay 중 제일 큰 값은 47.9 (ns) 가..

  리포트 | 13페이지 | 1,000원 | 등록일 2010.12.08

  다운로드 장바구니
• 

  [전기전자기초실험] 기본 논리 게이트 설계 실험 예비보고서

  학 과학 년학 번분 반실험조성 명전기전자공학2학년전기전자공학2학년① 게이트들을 트랜지스터로 구현하는 방법- 게이트들을 트랜지스터로 구현하는 방법? ... FET란 전기장(Electric Field)을 통해 소자의 전기적 특성을 제어할 수 있는 트랜지스터를 말한다. ... MOS는 크게 n-MOS와 p-MOS로 나누어지며, 이것은 트랜지스터에서 전류를 흐르게 하는 캐리어가 전자(electron)이냐 정공(hole)이냐에 따라 구분되어 진다.

  리포트 | 4페이지 | 1,000원 | 등록일 2009.07.29

  다운로드 장바구니
• 

  [전기전자기초실험] 기본 논리 게이트 설계 실험 결과보고서

  학 과학 년학 번분 반실험조성 명전기전자공학2학년전기전자공학2학년6) 실험과정 및 결과측정- AND 게이트 실험ABA? ... 그 이유는 트랜지스터로 쉽게 만들어지며 모든 논리함수가 NAND와 NOR 게이트의 조합으로써 쉽게 설계가 가능하기 때문이다.④ 게이트의 팬인(fan-in)과 팬아웃(fan-out)에

  리포트 | 3페이지 | 1,000원 | 등록일 2009.07.29

  다운로드 장바구니
• 

  [전기전자기초실험]10장 - 플립플롭과 카운터 설계 실험 [예비&결과]

  R-S latch는 S와 R의 입력으로 저장할 값을 입력한 다음 R와 S를 0으로 입력함으로써 이전 입력을 저장하게 되어 있다. 위의 Truth table은 로 나타낼 수 있다. ◎Level sensitive R-S latchR-S latch의 입력 부분에 추가로 A..

  리포트 | 6페이지 | 1,000원 | 등록일 2010.12.08

  다운로드 장바구니
• 

  [전기전자기초실험] Audio Amplifier 회로 설계 결과보고서

  ▶▶ Power Supply for an Audio Amplifier① 실험 과정에 따라 측정치와 질문에 대한 답안을 순서대로 기록하라.② 모의실험(PSPICE)과 실험 결과를 비교/분석하라.③ 구성한 회로의 결과와 예상한 결과를 비교하고, 차이가 난다면 그 이유를 설..

  리포트 | 2페이지 | 2,000원 | 등록일 2007.06.15

  다운로드 장바구니
• 

  [전기전자기초실험]플립플롭과 카운터 설계 결과보고서

  전기전자기초실험플립플롭과 카운터 설계결과보고서6. ... 예비보고를 통해 설계한 아래의 verilog HDL 코드를 이용하여 위의 실험과정을 반복하여 동작을 검증1) JK Master/Slave 플립플롭 설계 및 검증< Time Analysis을 ... active 클럭 에지 이후의 시간의 길이tSUD : setup timetHD : hold time③ 플립플롭의 용도에 대해 알아보시오.플립플롭은 두 가지상태 사이를 번갈아 하는 전자회로를

  리포트 | 8페이지 | 2,000원 | 등록일 2007.06.15

  다운로드 장바구니
• 

  연세대 전기전자 기초실험 프로젝트 - 4층 엘리베이터 컨트롤러 설계(Verilog 설계)

  기초 실험 프로젝트실험 제목 : 설계 프로젝트II(4층 엘리베이터 컨트롤러 설계 실습)학과학년학번분반실험조성명▶▶ 프로젝트 개요이번 프로젝트의 목표는 엘리베이터 설계 실습을 통해 지금까지 ... 먼저 예비보고서에 기초하여 엘리베이터 컨트롤러를 디자인하기 위해 동작 조합이나 기타 요소들에 대해 조사하고 실생활에 이용되는 엘리베이터의 여러 가지 동작 원리를 알아보았다. ... 이 프로젝트 보고서는 교재에 제시된 예비보고서와 결과보고서에 있는 문항에 기초하여 작성하였고 뒤에는 FSM 상태천이표와 상태도, 엘리베이터 컨트롤러 verilog code, 그리고

  리포트 | 15페이지 | 3,000원 | 등록일 2007.12.30

  다운로드 장바구니
• 

  [전기전자기초실험]기본 논리 게이트 설계 실험 결과보고서

  ① 여러 종류의 IC에 대해 소비 전력과 스위칭 속도 등을 조사 비교해 보시오. ② 여러 게이트가 연결될 때, 1일 때와 0일 때의 전류의 흐름과 크기에 대해서 알아보시오.③ 실제의 사용에서 AND, OR 게이트보다 NAND, NOR 게이트가 더 많이 사용되는 이유에 ..

  리포트 | 9페이지 | 2,000원 | 등록일 2007.06.15

  다운로드 장바구니
• 

  아주대학교 기초전기전자실험 과목-실험 12. 이미터 공통 증폭기의 설계 및 측정

  만약 베이스 바이어스 전류가 너무 크다면값이 조금 높은 것을 사용하거나값이 낮게 설계하는 것이 유리하다. ... - 동작점을 설계값에 가깝게 하려면 표준 저항값이 계산된보다 작을 때값은 계산된 값보다 작을 표준 저항을 쓰는 것이 유리하다. ... 하지만 역방향 전압에서는 그 역할이 뒤바뀌었으므로 전류 이득이 낮아지는 것이다.12.4.2 실험 12-2 : 트랜지스터 바이어스 회로 설계1.

  리포트 | 7페이지 | 1,000원 | 등록일 2010.02.19

  다운로드 장바구니
• 

  연세대 전기전자 기초실험 8. 조합 회로 설계 실험 (결과보고서)

  그 후 Input을 적절히 변화시켜 우리가 설계한 부분이 잘 나오는지(0부터 9까지) 확인하였는데 별 문제 없이 출력값이 나오는 것을 볼 수 있었다. ... 조합 회로 설계 실험학과학년학번분반실험조성명표 8-5. 7-세그먼트 디코더의 결과입 력출 력ABCDabcdefg0101.......1000111....0111.......1111..

  리포트 | 5페이지 | 1,000원 | 등록일 2007.12.30

  다운로드 장바구니