"CIN3" 검색결과 21-40 / 686건

• 

  [A+] 중앙대학교 아날로그및디지털회로설계실습 9차 결과보고서

  조금 복잡하게 변하였지만 꼼꼼하게 확인한 결과 한번에 정상적으로 작동하였다.3. 설계 실습이 잘 되었다고 생각하는가? ... 차이점을 비교하고 이에 대한 이유를 서술한다.XOR gate를 이용한 전가산기는 2-input 소자를 통해 설계하여 변경할 필요가 없었지만, AND/OR gate를 이용한 전가산기는 3- ... (A,B,Cin,S,Cout) = (0,0,0,0,0) (A,B,Cin,S,Cout) = (0,0,1,1,0) (A,B,Cin,S,Cout) = (0,1,0,1,0) (A,B,Cin

  리포트 | 7페이지 | 1,000원 | 등록일 2024.02.17

  다운로드 장바구니
• 

  [예비보고서] 9.4-bit Adder 회로 설계

  예비 보고서설계실습 9. 4-bit Adder 회로 설계9-3. 설계실습 계획서9-3-1 전가산기 설계(A) 전가산기에 대한 진리표를 작성한다. ... B(Cin)’+ABCin+AB’(Cin)’=A⊕B⊕Cin (A,B,Cin의 XOR 연산)(ii) Cout에 대하여Cin / AB000111100001010111Karnaugh map에서 ... (i) S에 대하여Cin / AB000111100010111010Karnaugh map에서 1을 나타내는 항들을 최대한으로 묶어 간소화 된 불리언 식을 찾는다.S=A’B’Cin+A’

  리포트 | 3페이지 | 1,000원 | 등록일 2023.01.03

  다운로드 장바구니
• 

  [방송통신대학교]컴퓨터구조_출석수업_평가과제(30점 만점)

  캐리가 발생하기 때문에 캐리입력 Cin은 ‘1’이다. ... 캐리는 발생하지 않기 때문에 캐리입력 Cin은 ‘0’이다. ... ==========Output ← R3==========① A필드 : 제어단어 내역표에 의해 MUX A에 ‘011’의 선택신호가 주어지면 ALU의 A버스 입력으로 R3의 내용이 보내진다

  방송통신대 | 6페이지 | 3,000원 | 등록일 2023.04.09

  다운로드 장바구니
• 

  홍익대학교 집적회로 최종 프로젝트

  AND게이트, OR게이트를 모두 다 NAND게이트, NOR게이트, 인버터로 구성된 회로도로 바꿔 줘야 함.2) Cout을 구성하는 2개의 AND게이트 및 1개의 OR게이트는 다음과 같이 3개의 ... 33Fig. 34Fig. 35 Fig. 33과 Fig. 34의 파형○ 미러 형태의 레이아웃에서의 핀 배치 변경Fig. 36Fig. 37Fig. 38 Fig. 36과 Fig. 37의 파형3) ... 동일하였다.Fig. 26Fig. 27○ 참고로 규격을 위반한 레이아웃(Fig. 28)과 뒤늦게 제대로 수정한 레이아웃(Fig. 29)을 비교하면 다음과 같은데, 폴리실리콘 사이의 간격을 3lambda

  리포트 | 18페이지 | 5,000원 | 등록일 2023.09.04

  다운로드 장바구니
• 

  서강대학교 21년도 디지털논리회로실험 5주차 결과레포트 (A+자료) - Half-Adder, Full-Adder, 2's complement

  위의 그림처럼 comparator module을 연결할 때, 각 소자들은 비교하는 두 수와, 직렬 연결을 위한 신호(LT, GT, EQ의 3가지)들을 입-출력하게 된다. ... 따라서 Full-adder의 output인 S, CO는 S = X xor Y xor CIN , CO = XY+X*CIN + Y*CIN 으로 표현할 수 있다. ... CIN은 lower bit에서의 덧셈에 의한 CO이라고 볼 수 있다.

  리포트 | 29페이지 | 2,000원 | 등록일 2022.09.18

  다운로드 장바구니
• 

  4비트 CLA 가산기 verilog 설계

  3:0] G,P,input Cin ,output[3:0] C,output Cout);assign C[0] = Cin;assign C[1] = G[0] | (P[0] & C[0]);assign ... Cin;wire [3:0] S;wire Cout;wire PG;wire GG;(UUT)CLA_4bit tb( .A(A), .B(B), .Cin(Cin), .S(S), .Cout(Cout ... ,output [3:0] S,output Cout);wire [3:0] G,P,C;PG pg(A, B, P,G);Carry c(G,P,Cin,C,Cout);Sum s(P,C,S);endmodulemodule

  리포트 | 2페이지 | 2,000원 | 등록일 2020.12.19

  다운로드 장바구니
• 

  [결과보고서]중앙대학교 아날로그및디지털회로설계실습 4-bit Adder 회로 설계

  실험을 한 결과 입력이 모두 0이면 0이고, A, B, Cin 중 한 개가 켜지면 S = 1, Cout = 0이 되었고, 두 개가 켜지면 S = 0, Cout = 1, 입력 3개가 ... 전가산기 회로는 A(피가수), B(가수), Cin(자리올림수)의 입력과 S(합), Cout(자리올림수) 출력으로 되있다. ... 입력 A0, A1, B0, B1, Cin과 출력 S0, S1, Cout가 있으며 앞의 실험과 똑같이 LED를 달아서 입출력을 확인하 였다.

  리포트 | 11페이지 | 1,000원 | 등록일 2023.06.23

  다운로드 장바구니
• 

  [a+과제] 여성실습CASE, 자궁경부상피내종양 환자에 대한 간호진단 5개 설정 후 3개의 간호진단에 관한 간호수행

  CIN Ⅱ: moderate dysplasia -상피층 2/3까지 미성숙 세포로 대치? ... CIN Ⅰ: mild dysplasia -상피층 하 1/3이 비정상 유사분열을 보이는 미성숙 세포로 대치? ... 내 자궁경부 소파결과 CIN2나 3에서 양성인 경우? 세포학적 검사, 조직학적 검사 및 질확대경 검사결과가 상이한 경우?

  리포트 | 29페이지 | 3,000원 | 등록일 2022.05.07

  다운로드 장바구니
• 

  아날로그및디지털회로설계실습 예비보고서9 4비트가산기

  실습목적조합논리회로의 설계 방법을 이해하고 조합논리회로의 한 예로 가산기 회로를 설계한다.9-3. ... 설계실습 계획서9-3.1 전가산기 설계(A) 전가산기에 대한 진리표를 작성한다.ABCinSCout0*************00110110010101011100111111(B) Karnaugh ... 간소화하면Cout = A∙Cin + A∙B + B∙Cin 이다.

  리포트 | 4페이지 | 1,500원 | 등록일 2020.10.17 | 수정일 2020.11.27

  다운로드 장바구니
• 

  아날로그및디지털회로설계실습9(4-bit Adder 회로 설계)-결과보고서

  A、B, Cin 모두 1 이면 S = Cout = 1인 점을 알 수 있었다.3. ... [그림 1] A = 0, B = 0, Cin = 0 / S = 0, Cout = 0[그림 2] A = 1, B = 0, Cin = 0 / S = 1, Cout = 0[그림 3] A ... 전가산기 회로는 A(피가수), B(가수), Cin(자리올림수)의 3가지 입력과 S(합), Cout(자리올림수)의 2가지 출력으로 이루어져있다.

  리포트 | 7페이지 | 1,000원 | 등록일 2020.09.24

  다운로드 장바구니
• 

  중앙대학교 아날로그및디지털회로설계실습(3-2) A+ 9차예비보고서-4-bit Adder 회로 설계

  설계실습 계획서3-1 전가산기 설계(A) 전가산기에 대한 진리표를 작성한다.- A=B=Cin=0 이면, S=Cout=0 - A,B,Cin 중 하나만 1 이면 S=1, Cout=0 - ... A,B,Cin 중 2 개가 1 이면 S=0, Cout=1 - A,B,Cin 모두 1 이면 S=Cout=1(B) Karnaugh 맵을 이용하여 간소화 된 Sum of product ... 74HC86) : 2 개 LED : 10 개 Switch : 10 개 오실로스코프 : 1 대 브레드보드 : 1 개 파워서플라이 : 1 대 함수발생기 : 1 대 점퍼선 : 다수3.

  리포트 | 5페이지 | 1,000원 | 등록일 2021.10.06

  다운로드 장바구니
• 

  9. 4-bit Adder 회로 설계 예비보고서 [2021년도 아날로그 및 디지털 회로 설계 실습 A+ 자료]

  설계실습 계획서9-3-1 전가산기 설계(A) 전가산기에 대한 진리표를 작성한다ABCinSCout0*************00110110010101011100111111(B) Karnaugh ... 74HC862개LED10개switch10개사용장비오실로스코프 (Oscilloscope)1대브레드보드 (Bread board)1개파워서플라이 (Power supply)1대함수발생기 (Function generator)1대점퍼선다수9-3. ... 맵을 이용하여 간소화 된 Sum of product 또는 Product of sum 형태의 불리언식을 구한다.Cin AB000110110010111010S의 Karnaugh 맵은

  리포트 | 4페이지 | 1,000원 | 등록일 2022.09.06

  다운로드 장바구니
• 

  여성간호학 모성간호학 자궁경부암 자궁내막암 요약정리

  이러한 편평상 피의 상피내 변화는 CIN1, CIN2, CIN3로 분류한다.? 자궁경부 악성종양의 약 90%는 편평세포암이고 10%는 선암이다. ... (표14-1, P326)3. 증상? ... 자궁경부 상피내종양(CIN)의 치료CIN의 치료 후 침윤암의 발생에 대한 위험도를 최소화하기 위해 원추절제술이나 자궁절제술 등의 보다 근치적인 치료 방법이 효과적이지만질확대경의 이용으로

  리포트 | 6페이지 | 1,500원 | 등록일 2023.04.20

  다운로드 장바구니
• 

  성균관대학교 일반대학원 의학과(의과학과) 학업계획서

  저는 성균관대학교 대학원에서 의과학 석사, 박사 학위를 받고 싶습니다.3. ... Achyranthes japonica 및 Atractylodes japonica 혼합추출물의 항골다공증 효과 연구, 경피내시경 위루술을 받은 환자에서 담석증의 임상적 상관관계 연구, PLPP/CIN

  자기소개서 | 1페이지 | 3,800원 | 등록일 2024.02.26

  다운로드 장바구니
• 

  [A+보장]한양대에리카A+맞은 레포트,논리회로설계및실험

  그림3을 보면 전가산기에서 사용되는 용어가 반가산기와 비슷하지만, 다르게 Cin, Cout이 사용된다. ... 마찬가지로 실험3에서 이용하는 회로는 그림4를 참고하여 연결하여 표2와 같은 진리표의 결과를 구할 수 있다. ... Cin(Carry in)은 하위 Bit에서 올라오는 올림 수를 말하고, Cout(Carry out)은 상위 Bit로 올라가려는 자리 올림 수를 의미한다.

  리포트 | 9페이지 | 2,500원 | 등록일 2024.05.21

  다운로드 장바구니
• 

  [인하대 전자기초디지털논리설계]VHDL을 이용한 4bit Full Adder 설계

  입력 Cin 값의 초기값은 ‘0’, 3ns delay 간격으로 ‘1’로 변경(또는 ‘1’에서 ‘0’으로)조건 3)?1bit fulladder 설계 시 XOR 연산 사용 금지4. ... Cin값은 초기값 “0”에서 3ns 간격으로 1로 반복 변경되며 출력값인 Sum, Cout 역시 의도한대로 잘 나왔음을 확인할 수 있다.5. ... 그 다음 조건에 맞게 X, Y, Cin값들의 변경 process를 진행하였다.Glitch5) Modelsim을 이용한 4bit fulladder의 시뮬레이션 파형(0~25ns)그림

  리포트 | 4페이지 | 1,500원 | 등록일 2022.03.14

  다운로드 장바구니
• 

  VHDL-1-가산기,감산기

  -> X=1, Y=1, Cin=0S=0, Co=15) 0~50ns -> X=0, Y=0, Cin=1S=1, Co=06) 50ns~100ns -> X=1, Y=0, Cin=1S=0, ... 시뮬레이션 결과 및 설명SchematicVHDLX는 50ns 간격으로, Y는 100ns 간격으로, Cin은 200ns 간격으로 설정했다.I) 0~50ns -> X=0, Y=0, Cin ... Co=17) 100~150ns -> X=0, Y=1, Cin=1S=0, Co=18) 150~200ns -> X=1, Y=1, Cin=1S=1, Co=1이후는 이것이 반복된다.실습제목

  리포트 | 34페이지 | 2,000원 | 등록일 2021.09.23 | 수정일 2022.03.29

  다운로드 장바구니
• 

  VHDL 실습(XNOR, MUX, FullAdder, 4-bit FullAdder) 결과

  MUX입력출력S0S1Z00I001I110I211I3☞ 입력 S0와 S1의 값에 따라 출력 Z의 값이 I0 ~ I3 중 선택되어 출력된다. ... 여기서 S0&S1="00" 일 때 I0, S0&S1="01" 일 때 I1, S0&S1="10" 일 때 I2, S0&S1="11" 일 때 I3를 출력하도록 하였고 결과는 시뮬레이션으로 ... 것으로 Full-Adder의 Cout이 그 다음 Full-Adder의 Cin이 되고 4-bit의 입력을 넣어 4-bit의 S값을 얻을 수 있다.

  리포트 | 9페이지 | 1,000원 | 등록일 2021.01.06

  다운로드 장바구니
• 

  모성간호학 실습 부인과 질환 사전과제

  ■ 치료적 관리 : 증상, 근종의 위치와 크기, 여성의 수태능력 보존 희망 여부에 따라 결정2) 자궁경부상피내종양 Cervical intraepithelial neoplasia, CIN ... HRT호르몬대체요법hysterectomy자궁절제술infertility불임in vitro ferilization, IVF체외수정Uterine myoma자궁근종Cervical intraepithelial neoplasia, CIN자궁경부상피내종양cervical ... 초경 후 첫 1년과 폐경 무렵에 많이 나타남■ 원인 : 시상하부-뇌하수체-난소주기 장애로 발생(2) 부정자궁출혈 : 월경기간이 아닌 때에 불규칙적으로 나타나는 비정상적인 자궁출혈(3)

  리포트 | 6페이지 | 1,500원 | 등록일 2019.10.26

  다운로드 장바구니
• 

  CIS, LAVH, BSO case study, 부인과, 급성통증, 감염위험성, 낙상위험성 A+

  유사분열 보이는 미성숙 미분화세포가 상피 1/3 이하 대치 시 CIN 1, 중간까지 대치는 CIN 2, 상부 1/3까지는 CIN 3으로 분류하며, CIN 3 단계 중 상피의 간질내 ... 적응증은 다음과 같다.- 병소를 질확대경으로 볼 수 없는 경우- 편평원주 접합부가 질확대경상 보이지 않는 경우- 내자궁목 소파 결과가 CIN 2나 3에서 양성인 경우- 세포학적 검사 ... 대부분 CIN은 변형대에서 시작하며, 전자궁목에서 후자궁목보다 2배 정도 잘 발생한다.CIN의 병리학적 진단 기준은 유사분열(mitotic activity), 미성숙세포(cellular

  리포트 | 11페이지 | 3,000원 | 등록일 2019.12.27

  다운로드 장바구니