"Logic gates" 검색결과 21-40 / 974건

• 

  Logic연산과 gate 실험

  실험 1 : Logic 연산과 gatesㄹ1. 실험제목 : logic연산과 gates2. 실험날짜 : 13. 09. 123. ... _{1}L _{2}11111100111011110011011110001100101000004) IC AND gate-T시 IC 7408에는 4개의 2-입력 AND gate가 들어 ... ) IC NOT (INVerter) Gate-T시 IC 7404에는 6개의 NOT(INVERTER) gate 가 들어AB= bar{A}bar{bar{A}}101010있다.6) NOR

  리포트 | 5페이지 | 1,000원 | 등록일 2014.11.25 | 수정일 2015.07.14

  다운로드 장바구니
• 

  [대충] 결과 MOSFET Digital logic gate

  전자회로실험2(결과보고서)실험 : MOSFET Digital Logic Gate1. ... Gate 구현 이였습니다. 2학년 때 디지털공학에서 디지털 로직 게이트에 관해 배웠었는데, 이렇게 MOSFET을 이용하여 구현 해보니 새롭게 느껴졌습니다.더구나 실험 결과 값도 High ... 009.85V9.85V9.77V0526.39mV2.60mV0.23mV5026.33mV2.59mV0.23mV5526.31mV2.59mV0.23mV5V0VVAVBVout이번 실험은 MOSFET을 이용한 Digital Logic

  리포트 | 3페이지 | 1,000원 | 등록일 2015.01.17

  다운로드 장바구니
• 

  [대충] 예비 MOSFET Digital Logic Gate

  전자회로실험2(예비보고서)실험 : MOSFET Digital Logic Gate1. 실험 목적디지털 로직 게이트를 기초로 하여 MOSFET의 동작을 이해한다.2. ... 이 무시 할 수 없는 기생저항 성분으로 인하여 이론값과의 차이가 발생하였지만, 이번 실험 목표인 Digital Logic Gate로써의 High, Low 구분 역할 수행에는 크게 문제되지 ... 각각의 회로에서 M1 트랜지스터의 Gate와 Drain을 연결하여 Load 저항을 대체하였다.

  리포트 | 6페이지 | 1,000원 | 등록일 2015.01.17

  다운로드 장바구니
• 

  완전한 ALU logic을 gate로 설계하라

  표 4.8 (그림4-13)의 완전한 ALU logic을 gate로 설계하라. ... (Quartus로 그리기)산술 논리 시프트 장치(ALU logic)를 Gate로 그린 설계도Logic diagram (그림 4-10)4비트 산술회로 (그림 4-9)4X1 MUX (4

  리포트 | 1페이지 | 1,000원 | 등록일 2015.01.27

  다운로드 장바구니
• 

  실험02 MOSFET Digital Logic Gate(결과)

  결과보고서MOSFET Digital Logic Gate제출일 :학 번 :이 름 :1 실험 회로[NAND-실험 회로][NAND-실험 회로 구현][NOR-실험 회로][NOR-실험 회로 ... ]V _{A} [V]V _{B} [V]V _{out} [V]005.15 (H)050.0152 (L)500.0154 (L)550.0077 (L)[NOR Gate]3 결과 검토실제 회로 ... Load를 저항 1k로 대체)2 실험결과V _{A} [V]V _{B} [V]V _{out} [V]005.15 (H)055.15 (H)505.15 (H)550.030 (L)[NAND Gate

  리포트 | 2페이지 | 1,000원 | 등록일 2014.12.11

  다운로드 장바구니
• 

  실험02 MOSFET Digital Logic Gate(예비)

  예비보고서MOSFET Digital Logic Gate제출일 :학 번 :이 름 :1 실험 주제- Digital Logic Gate를 기초로 하여 MOSFET의 동작을 이해한다.2 실험과 ... 사용되고 있는 I2L(Integrated Injection Logic) 등 여러 가지가 있다. ... 관련된 기초이론[NAND GATE][NOR GATE][MOSFET NAND Gate][MOSFET NOR Gate][CMOS NAND Gate]디지털 논리회로는 BJT와 MOSFET을

  리포트 | 6페이지 | 1,000원 | 등록일 2014.12.11

  다운로드 장바구니
• 

  논리회로실험(basic_logic_gate).

  3-input OR gate의 logic diagram ? 3-input OR gate의 simulation? 3-input NAND gate의 logic diagram ? ... 목적- 기본적인 logic gates(AND, OR, NOT, NAND, NOR, XOR)에 대하여 알아보고 이러한 gate들로 구성된 logic 회로에서의 Boolean equation과 ... 3-input AND gate의 logic diagram ?

  리포트 | 7페이지 | 1,500원 | 등록일 2009.12.15

  다운로드 장바구니
• 

  전자회로실험) mosfet digital logic gate 예비레포트

  각각의 회로에서 M1 트랜지스터의 Gate 와 Drain 을 연결하여 Load 저항을 대체하였다. ... 일정하다.이론값PSPICE0V010V9.999V0V10V0V2.9289V10V0V0V2.9289V10V10V0V1.8350V: 이론에 의하면 첫번째에 구한 PSPICE 실험값 즉,= 0V &= 0V &= 10V 일 때만 NOR GATE ... 일정하다.이론값PSPICE0V010V9.999V0V10V10V9.999V10V0V10V9.999V10V10V0V4.2265V: 이론에 의하면 4번째에 구한 PSPICE 실험값 즉,= 10V &= 10V &= 10V 일 때만 NAND GATE

  리포트 | 9페이지 | 1,000원 | 등록일 2008.11.26

  다운로드 장바구니
• 

  전자회로실험) mosfet digital logic gate 결과레포트

  나머지 설정들은 이론값 5V 와 근사하게= 4.558V 가 나왔다.NOR GATE 에서는 첫번째에 구한 PSPICE 이론값 즉,= 0V &= 0V &= 5V 일 때만 NOR GATE ... ◎ 실험결과직류전원2N7000 (n-MOSFET)멀티미터가청주파수발진기오실로스코프● MOSFET NAND GATE: M1 트랜지스터는 Active load 로 저항선으로 대체가능하기 ... 에서는 네 번째에 구한 PSPICE 이론값 즉,= 5V &= 5V &= 5V 일 때만 NAND GATE 회로의 특성상 0V 로 반전이 되어야 하나,= 0.669V 로 나오고 그 외의

  리포트 | 8페이지 | 1,000원 | 등록일 2008.11.26

  다운로드 장바구니
• 

  [디지털회로] Logic Gate Generation

  REPORT디지털 회로( N P 소자를 이용한Logic Gate Generation )우종호 교수님전자컴퓨터정보통신공학부컴퓨터 멀티미디어 전공200111818 황성욱목차CMOS 란

  리포트 | 8페이지 | 1,000원 | 등록일 2003.03.31

  다운로드 장바구니
• 

  기초전자회로실험 예비레포트 논리작용의 기초 및 응용 (logic gate)

  XOR gate 와 XNOR gate⑵ IC : 7400, 7402, 7404, 7432, 7486※ 간략한 모형이고 자세한 데이터시트는 출력 ※⑶ 범용 게이트와 NAND게이트, NOR게이트를

  리포트 | 6페이지 | 1,000원 | 등록일 2009.09.18

  다운로드 장바구니
• 

  [전자회로실험]MOSFET Digital Logic Gate_예비보고서

  MOSFET Digital Logic Gate 예비 보고서? 실험 목적디지털 로직 게이트를 기초로 하여 MOSFET의 동작을 이해한다.? ... 대부분의 회로에는 이러한 정전기에 대한 보호회로를 내장하고 있지만 주의하여 취급하여야 한다.▲ ECL(emitter coupled logic)? ... 각각의 회로에서 M1 트랜지스터의 Gate와 Drain을 연결하여 Load 저항을 대체하였다.

  리포트 | 10페이지 | 1,000원 | 등록일 2007.06.25

  다운로드 장바구니
• 

  [전자회로실험]MOSFET Digital Logic Gate_결과보고서

  전자회로실험II 결과 보고서 (MOSFET Digital Logic Gate)전자정보공학전공 20015110 이준호전자정보공학전공 20042066 박미선1. 실험 결과? ... MOSFET NAND회로를 구성하여 NAND gate의 이론값과 같은 결과가 나타나는 것을 확인해보았다. ... 이는 enhancement load device라고도 불리는데 회로에서 M1 트랜지스터의 Gate와 Drain을 연결하여 Load 저항을 대체하였다.

  리포트 | 4페이지 | 1,000원 | 등록일 2007.06.25

  다운로드 장바구니
• 

  [디지털공학] 디지털 부호(Digital Codes)와 논리 케이트(Logic gate)

  {Hongik University{{{{{Communication & Signal Processing LAB.디지털 부호(Digital Codes)와 논리 케이트(Logic gate ... 이거나 둘 모두 Low이다.ㆍ펄스 연산{ㆍ AND 게이트의 논리 표현 - 곱셈 연산과 동일{{AㆍB = X0ㆍ0 = 00ㆍ1 = 01ㆍ0 = 01ㆍ1 = 1{rm X=AB◎ OR GATE ... 0}=bar{0}=1{bar{0 cdot 1}=bar{0}=1{bar{1 cdot 0}=bar{0}=1{bar{1 cdot 1}=bar{1}=0{rm X=bar{AB}◎ NOR GATE

  리포트 | 48페이지 | 1,500원 | 등록일 2002.04.20

  다운로드 장바구니
• 

  기초실험1 AND, OR GATE 3주차 결과보고서-틴커캐드

  Logic high는 3.3.V, Logic low는 0V로 설정했다. ... AND Gate의 1번, 입력 함수를 나타낸다. ... 실험 결과, AND Gate의 2번에 1을 입력했을 때 출력은 입력함수와 동일한 것을 확인할 수 있었다. 아래 표는 AND Gate의 Truth table이다.

  리포트 | 10페이지 | 1,000원 | 등록일 2023.03.12 | 수정일 2023.11.29

  다운로드 장바구니
• 

  TTL gates 실험보고서

  실험 2: Logic gates-TTL gates와 deMorgan의 법칙1. ... XOR는 2 입력 상태가 서로 다를 때 참인 logic이다. 진리표는 표 2와 같다. 표 2를 완성하여 A? ... bar{bar{A} BULLET bar{B}}110010101110표 1.rm bar{bar{A} BULLET bar{B}} 의 진리표1.2 이 진리표를 살펴보고 이 것이 어떤 logic과

  리포트 | 12페이지 | 1,000원 | 등록일 2021.04.06

  다운로드 장바구니
• 

  quartus 를 사용하여 and-or gate와 NAND gate 구현

  두번째 실습은 우선 F( x,y,z ) = ∑m( 로 표현된 함수를 이해하고 , 이 함수를 각각 2level and or gate 와 2level nand gate 를 사용해 회로로 ... 앞과 동일한 함수를 다른 logic 를 사용해 표현 한 것이다. ... 함수는 F(A,B,C) = D = ∑m(1,2,3,4,5,6) 이다BDF CaptureQuartus로 다이어그램을 그리면 다음과 같다.And-or 게이트와 달리 기존 and logic

  리포트 | 15페이지 | 2,000원 | 등록일 2020.10.08

  다운로드 장바구니
• 

  논리회로실험 A+결과보고서 3 Adder & Subtracter

  고찰이번 실험은 여러 가지 기본적인 Logic gate를 이용하여 가산기와 감산기를 구성해 보는 것이었다. ... 실험 과정 및 결과 실험 1) 반가산기(Half Adder) 구성XOR gate(74HC86)과 AND gate(74HC08) 하나씩을 이용하여 반가산기(Half Adder)를 구성하였다 ... 실험 2) 전가산기(Full Adder) 구성실험 1에서 구성한 두 개의 반가산기와 하나의 OR gate(74HC32)로 전가산기를 구성하였다.

  리포트 | 5페이지 | 1,000원 | 등록일 2020.10.09

  다운로드 장바구니
• 

  논리회로실험 A+예비보고서 3 Adder & Subtracter

  실험 목적-Logic gate를 이용하여 가산기(Adder)와 감산기(Subtracter)를 구성할 수 있다. ... -반가산기는 XOR gate, AND gate의 논리회로만으로 구성할 수 있다.

  리포트 | 7페이지 | 1,000원 | 등록일 2020.10.09

  다운로드 장바구니
• 

  [논리회로실험] 실험3. 가산기&감산기 결과보고서

  고찰기본적인 Logic gate를 이용해서 가산기와 감산기를 구성해보고 반가산기와 전가산기, 반감산기와 전감산기에 대해 학습하여 실험을 통해 예상 값과 비교해보았다.실험 1의 경우

  리포트 | 5페이지 | 1,000원 | 등록일 2023.03.28

  다운로드 장바구니