"Verilog 나눗셈" 검색결과 21-30 / 30건

• 

  LG전자 CTO R&D 최종합격 자기소개서

  처음에는 Verilog 구현이 서툴러 Verilog에만 투자하다가 점차 익숙해지면서 Shift generator라는 아이디어를 내어 곱셈기, 나눗셈기를 줄여 area를 줄이는데 큰 ... 하지만 이렇게 된 거 해보자는 생각으로 선배들이 추천하는 Verilog 책을 2주일 동안 보고 겨울방학 때 Verilog강좌를 들으며 하드웨어 설계에 기본이 되는 지식을 익혀갔습니다 ... Transform은 다른 블록 보다 간단하여 신입생 Verilog 교육에도 도움이 될 거라고 하였습니다.

  자기소개서 | 5페이지 | 3,000원 | 등록일 2012.11.05

  다운로드 장바구니
• 

  Digital Design(Setup and Hold time)

  ALU(Arithmetic-Logic Unit)▶ 정의컴퓨터의 CPU를 구성하는 부분의 하나로 덧셈 · 뺄셈 · 곱셈 · 나눗셈의 사칙연산, AND · OR · SHIFT 등의 논리연산을 ... < tb_alu > - Test Bench File=> 산술연산 Part Test Bench=> 논리연산 Part Test Bench▶ SimulationALU 동작에 관한 Verilog ... 이 연산들은 다음 표와같이 M, S1, S2 신호에 의해 결정된다.S1S2산술연산(M=0)논리연산(M=1)00뺄셈보수011증가AND101감소OR11덧셈전달위의 산술연산과 논리연산을

  리포트 | 7페이지 | 2,000원 | 등록일 2013.06.09

  다운로드 장바구니
• 

  verilog code - (combo kit) 10진수 2자리수 곱셈, led, 7-segment, vfd로 출력

  곱셈하려는 두 수와 그 두 수의 곱셈 결과값을 모두 출력하기에는 자리가 부족하다.그러므로 곱셈을 하려는 처음 수, 첫 번째 keypad 입력을 누르는 순간 그 수를 처음 4개의 LED에 ... 또한 두 번째 keypad 입력을 누르고 떼는 그 순간에 ‘=’ 등호를 출력하고 곱셈의 결과값을 출력한다. ... 2진수 표현으로 나타내고, 곱셈을 하려는 두 번째 수, 두 번째 keypad 입력을 누르는 순간 그 수를 나머지 4개의 LED에 2진수 표현으로 나타낸다.

  리포트 | 14페이지 | 2,000원 | 등록일 2014.04.25

  다운로드 장바구니
• 

  VHDL 16bit 나눗셈기

  vhdl로 구현한 16비트 나눗셈기 입니다. 소스파일, 테스트벤치파일, 파워포인트로 작성된 소스설명서가 들어있습니다.테스트벤치는 모델심(Modelsim)에서 돌려보실수 있습니다.

  리포트 | 3페이지 | 2,000원 | 등록일 2009.04.03

  다운로드 장바구니
• 

  Verilog를 이용한 IDCT 설계

  PurposeHardware description languages (HDLs) such as Verilog HDL are basic tools for describing digital ... statement1) Understand the principles of DCT and IDCT.2) Describe an IDCT hardware architecture using Verilog

  리포트 | 6페이지 | 6,000원 | 등록일 2009.12.24

  다운로드 장바구니
• 

  [Verilog] Inverse Quentization을 수행하는 코드

  거기다 복잡한 연산들, 곱셈, 나눗셈 반복연산 등의 것들은 한번씩 추가될 때마다 상당히 큰 부피를 차지하게 된다는 점에 주목해 보자. ... Verilog 코드1. ... Verilog Coding? Waveform 해석? 회의록 작성? Verilog Coding? Algorism 연구? 보고서작성? C++검증? Waveform 해석?

  리포트 | 26페이지 | 1,500원 | 등록일 2010.09.09

  다운로드 장바구니
• 

  [Flowrian] Mealy & Moore 타입 Level-to-Pulse 변환기의 Verilog 설계 및 시뮬레이션 검증

  시뮬레이션 검증파형으로 정상 동작을 검증하였다.CAD 툴은 (주)시스템 센트로이드의 Flowrian으로 Verilog 코드를 설계하고 시뮬레이션 검증 하였다. ... 상태도의 레지스터 전송 수준 설계 (4절) * Moore 타입 논리회로도의 구조 수준 설계 (5절)각각의 설계에 대하여 동작 원리를 설명하였고, 레지스터 전송 수준에서 설계된 Verilog

  리포트 | 18페이지 | 2,000원 | 등록일 2011.09.06 | 수정일 2014.08.19

  다운로드 장바구니
• 

  [공학]4비트 나눗셈기 설계 레포트

  기능: 나눗셈2. 이진수 나눗셈의 원리? 나눠지는 수에서 나누는 수를 반복 빼줌으로써 나눗셈을 수행한다.ex) 12÷3=3? ... 구현된 나눗셈기의 논리회로도 (LogicDiagram) ... 제 목: 4비트 나눗셈기1. 설계 사양? 입력: 나눠지는 수 = X3 X2 X1 X0 , 나누는 수 = Y3 Y2 Y1 Y0?

  리포트 | 2페이지 | 2,000원 | 등록일 2007.06.24

  다운로드 장바구니
• 

  32bit ALU(연산기) 베릴로그(Verilog) 소스코드, 시뮬레이션 분석, 블록다이어그램, 고찰

  Verilog 소스코드2.1 Verilog 소스코드/*----------------------------------------------------------------------- ... 따라서 control input F[3]에 의해 덧셈, 뺄셈을 수행할 수 있다.always @ (*) begincase (F[2:0])3'b000 : Y ... 뺄셈 결과, Bout : 뺄셈일 경우 Bout = ~B 가 된다.wire [31:0] A, B; //입력값 Ain, Bin이 FF을 거친후 A, B가 된다.reg [31:0] Y;

  리포트 | 12페이지 | 1,500원 | 등록일 2009.07.22

  다운로드 장바구니
• 

  VHDL로 작성한 계산기의 소스 파일 입니다.

  실제로 곱셈과 나눗셈을 한 사이클에 계산한다는 것은 그 만큼 오버해드가 커져 로직량이 많이 필요해지게 됩니다. ... 그리고 연산 사이클도 정할 수 잇구요. alu 모듈내부에 곱셈기와 나눗셈기만 그것들로 교체하면 다운로드하는게 가능할거 같기도 하군요. ... 이 코드는 시뮬레이션을 위해서 작성된 vhdl 코드 입니다. alu 모듈을 보시면 for문을 사용해서 곱셈과 나눗셈을 한 사이클에 수행되도록 만들어져 있습니다.

  리포트 | 30페이지 | 3,000원 | 등록일 2008.03.30 | 수정일 2021.06.28

  다운로드 장바구니