"verilog tri" 검색결과 21-28 / 28건

• 

  [디지털시스템실험(Verilog)] Verilog 기본 실습 예비보고서

  Nets란 하드웨어 요소 사이의 논리적 연결을 나타내며, 그 종류로는 wire, wand, wor, tri 등이 있다.Register는 값을 저장하는 변수를 말하며, 종류는 reg ... Verilog로 구현하고 모듈화하여, 32-bit adder를 시뮬레이션해본다.실험준비물ModelSim(HDL Simulator)기본지식① Verilog HDL(Verilog Hardware ... 디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 예비 보고서학부 : 학번 / 이름 :실험조 : 실험일 :실험제목Verilog실험목표① Verilog

  리포트 | 2페이지 | 1,000원 | 등록일 2011.10.05

  다운로드 장바구니
• 

  디지털 시계 설계 발표자료

  설계 과정모듈6진 카운터 2개 10진 카운터 2개 12진 카운터 1개 Mode 선택기 1개 Tri segment decoder 클럭 생성기*3. ... 서론 및 설계 목표Altera사의 Excalibur칩을 사용한 SoC설계및 검증 도구인 Huins사 SoC Master에 알맞은 시계를 verilog코드 작성에서부터 실제 구현까지

  리포트 | 15페이지 | 1,000원 | 등록일 2012.05.29

  다운로드 장바구니
• 

  디지털 시계 설계 보고서

  설계목표Verilog HDL를 이용한 시계코드의 작성부터 포팅을 통한 동작의 확인을 목표로 잡았다. ... 일치화 시켜주는 모듈을 추가하고, Soc에서 보내는 입력을 받기위한 ahb_slave_sm모듈을 설계하였다.tri_set 모듈 : SoC에 있는 세그먼트 디코더에 호환되는 pin설정을 ... 클럭과 동기화)2) 분 증가 기능(분주 클럭과 동기화)3) 정상적인 시계의 기능2) pld_slave부분그림 pld_slave 부분의 회로위에서 설계한 시계부분의 세그먼트 출력을 tri_세그먼트에

  리포트 | 19페이지 | 2,000원 | 등록일 2012.05.29

  다운로드 장바구니
• 

  SYSTEM C와 verilog HDL을 이용한 하드웨어 설계.(fir filter예)

  SYSTEM C와 verilog HDL을 이용한 하드웨어 설계.5.1. verilog를 이용한 하드웨어 모델링.5.2. ... 때 사용하며, 다른 always와는 병렬적으로수행된다.포트포트는 외부 환경과 소통할수 있는 인터페이스이다.Nets하드웨어간의 연결을 나타낸다. wire, wand, wor, tri ... Verilog 를 이용한 하드웨어 모델링.Verilog HDL-C와 비슷한 syntax-Gateway Design System 사에서 개발 Cadence로 흡수-약70%이상의 기업체에서

  리포트 | 26페이지 | 1,500원 | 등록일 2009.02.28

  다운로드 장바구니
• 

  verilog Hdl을 이용한 8bit full adder 설계

  (_external ~tri1 (vl verilog_logic tri1)))(_type (_external ~tri0 (vl verilog_logic tri0)))(_type (_ ... type (_external ~tri1 (vl verilog_logic tri1)))(_type (_external ~wor (vl verilog_logic wor)))(_type ... )(_type (_external ~realtime (vl verilog_logic realtime)))(_type (_external ~tri (vl verilog_logic tri

  리포트 | 2,000원 | 등록일 2005.01.13

  다운로드 장바구니
• 

  영문이력서-커버레터 포함

  Developed Modem Chip- ZSP/AMBA BUS/ Verilog Study2. ... I would try other fields.As I mentioned above, I have many years of experience about this field and others ... Available Languages- C/C++ (expert)- Assembler (expert)- UML (beginner)- Perl (beginner)- JAVA (beginner)- Verilog

  자기소개서 | 4페이지 | 3,000원 | 등록일 2010.03.31

  다운로드 장바구니
• 

  verilog hdl을 이용한 uart 설계

  ~tri (vl verilog_logic tri)))(_type (_external ~triand (vl verilog_logic triand)))(_type (_external ... (vl verilog_logic tri0)))(_type (_external ~trireg (vl verilog_logic trireg)))(_type (_external ~supply0 ... nodynamic) (_nodynauto) (_onlyingate) (_noforceassign))(_signal (_internal PE ~wire 0 57 (_ae (_external ~tri0

  리포트 | 2,500원 | 등록일 2005.01.13

  다운로드 장바구니
• 

  [논리회로, 전자계산기 구조]verilog HDL & xilinx 툴 사용법

  넷상의 드라이버가 값을 변화했을 때 넷에 새로운 값을 자동적으로 전파 넷의 형태 : wire, tri, 등등넷(Nets)reg_areg_selreg_b레지스터새로운 값에 대입되기 ... Logic High, Power, VDD, VCC, Positive assertion X, Unknown : 해소될 수 없는 논리적 충돌에서 발생 HiZ, High impedence, Tri-Stated ... Verilog2004.11.08 암호 및 보안 연구실 이 현 준Verilog HDL 이란?

  리포트 | 41페이지 | 1,500원 | 등록일 2004.12.07

  다운로드 장바구니