"4주차 xor" 검색결과 381-400 / 975건

• 

  디지털 공학 및 실험 예비 레포트(4주차)

  그런데 왜 XOR이라고 되어있을까? 하고 주어진 입력값을 넣어보니 앞에서 한 XOR 과 값이 똑같이 나왔다. ... )- IC 74LS266(Quad 2-input XNOR)4. ... 실험에 사용되었던 회로에서 NOT Gate가 추가 된 것으로 예상되는 출력 값은 4번 실험의 출력 값과 반대의 값이 나올 거라고 예상이 된다.

  리포트 | 5페이지 | 1,000원 | 등록일 2013.06.09

  다운로드 장바구니
• 

  전전컴실험Ⅱ 06반 제02주 Lab#01 [TTL gates Lab on Breadboard] Post 결과보고서

  Matters that require attentions(1) 장비들은 주의해서 사용하도록 한다.(2) 예측 가능한 오류들은실험)x, y 값이 각각 1,1일 때 XOR GATE의 논리함수는 ... Discussion (토론) ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 4가. ... Data analysis (compare results, reasons of error) ‥‥‥‥‥‥‥‥ 4다.

  리포트 | 13페이지 | 1,500원 | 등록일 2013.09.09 | 수정일 2013.09.15

  다운로드 장바구니
• 

  전전컴실험Ⅱ 06반 제02주 Lab#01 TTL gates Lab on Breadboard-Pre

  Matters that require attentions(1) 장비들은 주의해서 사용하도록 한다.(2) 예측 가능한 오류들은 최대한 피한다.(3)실험 회로를 꾸밀 때에는 장비의 전원을 ... OFF한다.(4)회로를 완성하고 전원을 키기 전에 한번 더 확인한다.3. ... (t=t4일 때) y입력값이 1이 됨에 따라 F=1이 된다.(t=t5일 때) x입력값이 1이 됨에 따라 F=1이 된다.나.

  리포트 | 9페이지 | 1,000원 | 등록일 2013.09.09 | 수정일 2014.03.17

  다운로드 장바구니
• 

  디지털 2장 예비보고서 Boolean 대수와 논리식 간략화

  기초전자회로설계및실험15주차 예비 보고서(Boolean 대수와 논리식 간략화)학번성명1. ... _86 (14PIN)4. ... 대부분 다음 그림과 같은 방법으로 1 번핀의 위치를 알려주고 있다.TTL IC 는 다음과 같은 용도로 사용된다.

  리포트 | 8페이지 | 1,000원 | 등록일 2016.10.07

  다운로드 장바구니
• 

  기본논리게이트 예비보고서

  즉 입력 A가 Low이고 입력 B가 High이거나, A가 High이고 B가 Low이면 출력은Low가 되고, A와 B가 모두 High 또는 LOW이면 출력은 High가 된다.2주차 4 ... 실험순서□ 실험회로도4. ... 즉 NOR 게이트는 입력 중 하나라도 High이면 Low 출력이발생하며, 모든 입력이 Low일 때 출력이 High가 된다□ XOR 게이트, XNOR 게이트XOR(배타적(Exclusive

  리포트 | 7페이지 | 1,000원 | 등록일 2013.11.19

  다운로드 장바구니
• 

  전전컴실험Ⅱ 06반 제03주 Lab#02 [『HBE-ComboⅡ-SE』, 『Xilinx ISE』] 결과 보고서

  Check agreement between the hypothesis/simulation and the resultOR & XOR GATE는 버튼을 통해 입력해준 대로 진리표와 같이 ... 또, 반가산기와 2개의 반가산기를 이용한 전가산기는 진리표와 같이 스위치를 이용해 입력을 해준 그대로 점등이 되었다. ... )4 + 0 = 4, (0100)+(0000)=(0100)2 + 9 = 11, (0010)+(1001)=(1011)4 + 6 = 10, (0100)+(0110)=(1010)(2) Description

  리포트 | 17페이지 | 1,500원 | 등록일 2013.09.09 | 수정일 2013.09.15

  다운로드 장바구니
• 

  결과보고서 #3

  조교님께서 아이캠퍼스에 올려주셨듯이 xor을 사용한 코딩도 동작적이라 할 순 있겠지만, 이를 배제하고 if문과 loop를 통해서만 작성한다는 것이 매우 까다로웠다. ... Wave Form5) 결과 분석- 임의의 세자리 숫자의 덧셈을 테스트 벤치에 넣어 작동시켜본 결과 모든 값들이 10의 진수로 변환시 정확한 값을 보여주었다.3. ... 고찰(1) A4_김영관 : 지난 시간에 배웠던 전가산기를 응용하여 병렬로 4비트 가산기를 만들어 보았다.

  리포트 | 9페이지 | 2,000원 | 등록일 2016.05.13 | 수정일 2021.07.28

  다운로드 장바구니
• 

  서울시립대학교 전자전기컴퓨터설계실험2 제04주 Lab03 Pre

  Pre-lab Report전자전기컴퓨터설계실험Ⅱ4주차. ... 기반으로 개발되어, C Language와 비슷한 형태를 가지고 있어, Engineer가 이해하기 쉽다.Gate Primitive ModelingGate Primitive인 AND, XOR ... 이용하여 Modeling하는 과정이다.Example of Gate PrimitiveandU1(out1, a, b)nand(out2, a, b)orU3(out3, a, b, c)norU4(

  리포트 | 8페이지 | 1,500원 | 등록일 2017.09.04

  다운로드 장바구니
• 

  [시스템프로그래밍]BombLab (밤랩) 보고서

  0x1c(%esp)에는 0이 들어간다.xor %eax,%eax를 하면 %eax에 %eax를 xor 한 것이기 때문에 모든 자리의 숫자가 같으므로 모든 자릿수에 0이 들어가서 0으로 ... . mov 0x4(%ebx),%eax 를 통해 %eax에 1번째 값(2번째 주소값 -0x4)을 넣어 준다. ... %esp)에 각각 넣어준다.그리고 첫 번째 입력 값을 %eax에 넣고 그 값을 다시 (%esp)에 넣어준 후 func4를 실행한다.func4에서 %esp의 주소 값을 14를 빼면 0xbffff600이

  리포트 | 28페이지 | 4,000원 | 등록일 2016.11.11 | 수정일 2016.12.08

  다운로드 장바구니
• 

  디지털도어락 만들기 프로젝트 결과보고서.

  4주차(6 .14 ~ 6 .20): Project 제작.Ⅱ. ... 작업 진행과정 및 고찰 (4주차)-6/16-6/17-6/19-6/20 (최종)---------------------------------------- 6-8Ⅵ. ... 작업 진행과정 및 고찰 (4주차)● 6월 16일( IC chip 위치 )*위 사진과 같이 ,소켓 먼저 납땜하고 나서 칩을 끼므로 ,위치를 먼저 그려 놓고 다음과 같이 배치하였다.●

  리포트 | 9페이지 | 4,000원 | 등록일 2014.11.04

  다운로드 장바구니
• 

  아주대 논회실 실험1 예비보고서

  뜻으로 ‘둘 중 하나’라는 특징을 갖는다.XONOR게이트는 XOR게이트를 NOT연산한 것으로 옆에 있는 진리표와 같은 패턴을 나타낸다.표현법은,XOR=>X OPLUS Y=(X prime ... 종류로는 크게 3가지가 있고 추가적인 기본 gate들이 있다.Digital signal로 읽고 출력하며 (0&1), (false&true), (high&low)로 나타내준다.2) Logic ... (d) etc 게이트NAND게이트와 NOR게이트는 AND게이트와 OR게이트 앞에 NOT게이트가 합쳐진 모양으로 AND연산 혹은 OR연산을 하고 난 output에 NOT연산을 해주는

  리포트 | 3페이지 | 1,000원 | 등록일 2014.03.10 | 수정일 2014.03.21

  다운로드 장바구니
• 

  [아주대] 논리회로실험 3장 예비(가산기 & 감산기)

  board에 구성하고 모든 조합에 따른 올바른 결과를 확인한다.실험 3) 아래와 같은 반감산기 회로를 bread board에 구성하고 모든 조합에 따른 올바른 결과를 확인한다.실험 4) ... 연산결과 발생한 자리올림수를 두 개의 2진수에 더해야한다.두 개의 2진수를 더하는 조합논리회로를 반가산기(Half adder, HA)라 부르며 두 개의 2진수와 더불어 자리올림수도 더해주는 ... A-B를 할 때 앞에서 가져오는 받아 내림 값 B1과 A와 B의 차와 뒤 자릿수에서 가져간 받아 내림 값 Bi를 뺄 때 앞에서 가져오는 받아 내림 값 B2를 OR gate를 통해줌으로써

  리포트 | 9페이지 | 2,000원 | 등록일 2013.09.15 | 수정일 2013.09.25

  다운로드 장바구니
• 

  기본 논리 함수 및 gate와 가산기 결과 report

  이것을 반가산기(Half Adder)라고 하며, 반가산기는 실험 4와 같이 1개의 XOR과 1개의 AND 게이트로서 실현될 수 있다.4. ... 이때, 각 IC의 1번 핀의 위치를 확인하고, DC +5V 전원과 접지의 결선에 주의하라. ... S는 합을 C는 캐리를 의미함으로써, 7486의 XOR게이트를 거쳐서 S로 나오고 캐리는 AND게이트를 거쳐 C로 나오는 것을 볼 수가 있었다.

  리포트 | 9페이지 | 2,000원 | 등록일 2016.06.26

  다운로드 장바구니
• 

  디지털시스템실험 12주차 결과리포트

  U1(Daddr[1],Daddr[0],D3,D2,D1,D0);//레지스터에 초기값을 설정해준다.initial beginReg0 = 4'b000*****//*************** ... Adder ****************/module half_adder(C,S,X,Y);output C, S;input X, Y;xor x0(S, X, Y);and a0(C, X ... b0000;y1=4'b0000;y2=4'b0000;y3=4'b0000;endalways@(*)beginy0 = Adata & Bdata;y1 = Adata | Bdata;y2 = Adata

  리포트 | 10페이지 | 2,000원 | 등록일 2018.01.03

  다운로드 장바구니
• 

  통신부호화 레포트-부호기 구현방안,(2,1,3)부호의 단위트레리스와 복호기 구현방안,경판정 시뮬레이션 BER(소스포함)

  sr1=sr2로 시프트sr1=m(i); % sr1로 저장, sr1은 sr2로 시프트end1-4. ... 다시 0과 1로 바꿔준다.D=[ 0 0;1 1;0 1;1 0;1 1;0 0;1 0;0 1];%8*1행렬로 단뒤트레리스 값을 초기화 시켜준다.for i=1:Datafor j=1:8matrix ... %%%%%%노드의 값가 해밍 값을 더해 더 작은 값을 다음 노드에 할당해준다.

  리포트 | 16페이지 | 1,000원 | 등록일 2013.12.07 | 수정일 2013.12.16

  다운로드 장바구니
• 

  01 논리회로설계실험 예비보고서(And,or gate)

  회로설계가 불편하며, 동작이해가 어려워 큰 규모의 회로설계 시 어려움이 따른다.(4) AND, NAND, OR, NOR, XOR 게이트 조사1. ... PLD(programmable logic device, 제조 후 사용자가 내부 논리 회로의 구조를 변경할 수 있는 집적 회로)와 같은 기능을 갖는 논리 블록들과 그것을 서로 연결하여주는 ... XOR 게이트배타적 OR(Exclusive OR) 게이트의 출력은 두 개의 입력이 반대 논리일 때만 High 가 된다.3.

  리포트 | 8페이지 | 3,000원 | 등록일 2014.09.27 | 수정일 2021.04.15

  다운로드 장바구니
• 

  계산기(Calculator) 설계 (쿼터스 설계)

  IR 은 사용자의 입력 값에 따라 변하게 된다.ALUFA에 B입력을 XOR에 달아 감산기 역할도 할 수 있게 만든다.4비트 가감산기로서 전가산기를 4개 이용하여 연산을 하게 된다. ... 또한 Select 단자는 T2 타이밍에서는 데이터를 직접 입력받고 , 그 외에는 연산결과를 그대로 보내주면 되므로 /T2 + T4 + T6 으로 연결해주었다. ... MUX가 로드 될 때는 (T2 + T4 + T6) 타이밍이다.그런데 GN 단자가 Active Low이므로 Inverter를 통해서 연결해주었다.

  리포트 | 7페이지 | 2,000원 | 등록일 2015.01.27

  다운로드 장바구니
• 

  서울시립대 전자전기컴퓨터설계실험2 제05주 Lab04 Pre

  [응용실험] 4-bit Full Adder Subtractor 설계Add SourceSource CodeC_in은 네 개의 XOR Gate를 통과하기 때문에, C_in = 0의 경우 ... [실험 3] 4-bit Full Adder 설계Add SourceSource Code모듈을 지정해주고, 총 4개의 A, B Input과 Sum을 묶어 4-bit Variable로 지정한다 ... 1, 2, 3, 4, 5, 6, 7, 8을 Input으로, LED 1, 3, 4, 5, 6을 Output으로 설정해준다.Behavioral SimulationSimulation 조건에

  리포트 | 8페이지 | 1,500원 | 등록일 2017.09.04

  다운로드 장바구니
• 

  논리회로실험) ALU 예비보고서

  XOR 연산 : 두 데이터 간의 비교(Compare) 연산 수행- 두 개의 값을 비교하여, 값은 값이면 ‘0’ 으로, 다른 값이면 ‘1’ 로 출력을 시킨다.4. ... 이때 연산코드는 컴퓨터구조 시간에서 다루는 'Opcode' 로 표현되며, 이는 컴퓨터가 어떠한 연산을 수행해야 할 것인가를 알려준다. ... 예 비 보 고 서12주차실험 11 : ALU1. 실험 목적- ALU 의 원리를 이해하고, 특성을 실험으로 익힌다.2. 기본 실험 이론* ALU 란 무엇인가? ??

  리포트 | 3페이지 | 2,000원 | 등록일 2014.01.06

  다운로드 장바구니
• 

  전전컴설계실험2-5주차결과

  (s1 , a, b);and (c1, a, b);and G3(c2, s1, cin);xor G4(sum, s1 ,cin);xor G5(cout, c1, c2);endmodule3) ... -5주차 Post Lab#03-[Verilog_HDL]학과전자전기컴퓨터공학부학번2009440138이름정필웅담당교수문용삼 교수님담당조교김민혁 조교님수업날짜2013.9.30-5주차 실험 ... 배경이론, 개념-실험의 가설 및 근거방법(Materials and Methods)-실험 도구 및 재료-실험 절차와 방법실험결과(Result)-측정 결과의 도식적 표현-측정 결과의 설명4.

  리포트 | 23페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15

  다운로드 장바구니