"Logic gates" 검색결과 421-440 / 974건

• 

  [아주대] 논리회로실험 3장 결과(가산기 & 감산기)

  가산기 & 감산기OBJECTIVES2진수의 덧셈과 뺄셈을 위해 감산기와 가산기를 Logic gates를 통해 만들어보고 감산기와 가산기의 동작원리를 이해하고 그 동작원리를 구현하기 ... _{i}의 값 모두 0을 가지지 않을 경우에 1의 값을 가지고, A, B,B _{i} 입력 모두 1일 때 1이 출력됨을 관찰할 수 있었다.CONSIDERATION이번 실험을 통해 Logic ... AND gate의 구조는 NAND gate + NOT gate의 구조로 되어있고 NOR gate와 NOT gate로 설계한다면 더욱 적은 개수의 트랜지스터를 쓰므로 속도나 전력 면에서

  리포트 | 6페이지 | 2,000원 | 등록일 2013.09.15

  다운로드 장바구니
• 

  디지털 공학 및 실험 예비 레포트(3주차)

  실험기기 및 부품- Logic Lab Unit(ED 1006)- 회로시험기- IC 7404(Hex Inverter) → NOT Gate- IC 7408(Quad 2-input AND ... 실험기기 및 부품- Logic Lab Unit(ED 1006)- 회로시험기- IC 7400(Quad 2-input NAND)- IC 7402(Quad 2-input NOR)- IC ... 실험 목표 : NOT Gate와 AND Gate, OR Gate를 사용하여 논리회로의 구성에 대하여 안다.3.

  리포트 | 9페이지 | 1,000원 | 등록일 2013.06.09

  다운로드 장바구니
• 

  전전컴설계실험2-4주차예비

  과 Timing Simulation (위의 Behavioral Simulation의 결과에 하드웨어적인 요소가 반영된 시뮬레이션 Target 디바이스와 핀 설정, 내부 Logic Cell ... Xilinx ISE S/W 의 Project에 Schematic 파일을 추가하여 XOR Gate와 AND Gate를 이용하여 Half-Adder를 로직 설계한다..2. ... Xilinx ISE S/W 의 Project에 Schematic 파일을 추가하여 AND gate를 로직 설계한다..2.AND gate를 Synthesize - XST Compile

  리포트 | 10페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15

  다운로드 장바구니
• 

  Gray code converter design - 디지털회로설계 프로젝트1

  다음 설계과정 2에서 karnough map을 이용하여 logic Function과 logic network를 만들어 보았다. ... 여기서 구한 SOP식이 XOR gate를 나타낸다는 것을 알아낼 수 있었다었다. ... 아래와 같다.B1B2f001010100110이를 잘 살펴보면 이를 XOR gate로 표현할 수 있다는 것을 알 수 있다.

  리포트 | 11페이지 | 1,500원 | 등록일 2014.02.17

  다운로드 장바구니
• 

  은행창구 제안보고서(세그먼트)

  Exactly the same time, if pressed, A logic gate connected to the ANDgate. ... Eventually the design does not hold. - Using Buffer, Nor gate!!! ... issuance System ▪ Multisim simulationDesign Object Issuance system is represented by a counter and logic

  리포트 | 16페이지 | 2,000원 | 등록일 2012.11.01

  다운로드 장바구니
• 

  <논리회로실험>논리게이트, 추가논리게이트

  논리게이트, 추가논리게이트**전자공학과Logic gate, Additional logic gates**Electronic EngineeringⅠ.

  리포트 | 7페이지 | 1,500원 | 등록일 2015.12.14

  다운로드 장바구니
• 

  서강대학교 디지털논리회로실험 7주차결과

  그 때의 Logic equation은D`=`J bar{Q} `+` bar{K} Q 이다. ... 그 때의 Logic equation은D`=`T bar{Q} `+` bar{T} Q 이다. ... 따라서 D Flip-flop에 아래 회로의 gate를 추가하여 사용할 경우 JK Flip-flop으로 동작하게 된다.▲ D Flip-flop to JK Flip-flop ConversionD

  리포트 | 8페이지 | 2,000원 | 등록일 2014.01.02

  다운로드 장바구니
• 

  설계제안서(5bit Integer Divider by 3 and the A through J)

  For example, instead of 7404 gate 7400 gate you can reduce the number of chips. ... A = 0, A = 1 divided by the combined 4X4 gives representation to the gate. ... a netlist for the resulting circuit using ANDs, ORs, and invertersTheoryTechnology Mapping Map the logic

  리포트 | 20페이지 | 2,000원 | 등록일 2012.11.01

  다운로드 장바구니
• 

  08.Digital logic 예비

  Digital logic 예비실험목적① 트랜지스터를 이용하여 Inverter 및 NOR gate를 구성한다.② 입력전압에 따른 Inverter 및 NOR gate 출력 전압을 측정한다 ... logic 회로를 연결한다.② V1=V2=0V으로 전압을 인가하고 출력 전압을 측정한다.③ V1=5V, V2=0V로 전압을 인가하고 출력 전압을 측정한다.? ... .③ 트랜지스터를 이용하여 구성한 Inverter 및 NOR gate의 원리를 이해한다.실험이론1.

  리포트 | 5페이지 | 1,000원 | 등록일 2012.11.05

  다운로드 장바구니
• 

  아주대학교 논리회로실험 실험4 예비보고서

  Gate(Inverter Gate,3Input Nand Gate)를 이용하여등가회로를 구성하여 시뮬레이션을 돌렸습니다.simulation6. ... Demultiplexerpspice 회로도simulationⅳ)Demultiplexerpspice 회로도☞ PPT 자료를 참고해 회로를 구성해 보았지만시뮬레이션이 잘 작동하지 않아 Logic ... 참고문헌 및 출처수업자료 PPThttp://srstansfield.com/electrical-engineering/hyperlinks/Logic-CMOS-Chips/http://www.datasheetdir.com

  리포트 | 10페이지 | 1,000원 | 등록일 2014.02.28 | 수정일 2014.03.02

  다운로드 장바구니
• 

  디지털 공학 및 실험 예비 레포트(4주차)

  실험기기 및 부품- Logic Lab Unit(ED 1006)- 회로시험기- IC 7400(Quad 2-input NAND)- IC 7402(Quad 2-input NOR)- IC ... 실험 목표 : NAND Gate와 NOR Gate, XOR Gate, XNOR Gate를 사용하여 논리회로의 구성에 대하여 안다.3. ... AND Gate와 NOT Gate가 결합되어 있는 회로이다.

  리포트 | 5페이지 | 1,000원 | 등록일 2013.06.09

  다운로드 장바구니
• 

  전자전기컴퓨터설계실험2(전전설2)7주차결과

  Xilinx프로그램을 만든 자일링스라는 회사는 PGA(Programmable Gate ArrayPLD(Programmable Logic Array)를 생산하는 반도체회사이다. xlinx라는 ... PostReport주 제: Lab#07 Sequential_Logic_Design_Ⅱ@ Flip-Flop, Register and SIPO지도교수 : 신 창 환 교수님실험조교 : 이 ... 검증하는 시뮬레이션으로 결과 파형에 delay time의 요소가 없다.timing simulation하드웨어적인 요소가 반영된 시뮬레이션으로 target 디바이스와 핀 설정, 내부 Logic

  리포트 | 18페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10

  다운로드 장바구니
• 

  Combination Logic Circuit Design

  So in order not to using the Logic gates, we should use a 32×1 multiplexer because the 32×1 mux can permit ... , each AND gates have only one data input. ... Final ReportCombination Logic Circuit Design학과학년학번분반실험조성명전기전자공학과22007142082thu1-5홍성현전기전자공학과22007142123thu1

  리포트 | 6페이지 | 1,500원 | 등록일 2012.11.27

  다운로드 장바구니
• 

  결과보고서 실험 1. Basic Gates

  Basic Gates >< 목 적 >기본적인 logic gates(AND, OR, NOT, NAND, NOR, XOR)에 대하여 알아보고 이러한 gate들로 구성된 logic 회로에서의 ... Basic Gates을 통하여 기본적인 logic gates(AND, OR, NOT, NAND, NOR, XOR)에 대하여 알아보았고, 이러한 gate들로 구성된 logic 회로에서의 ... Boolean equation과 De Morgan의 이론에 대하여 알아본다.< 실험 과정 및 결과 >(1) 그림 1과 같이 2-input AND gate를2개 이용하여 3-input

  리포트 | 5페이지 | 3,000원 | 등록일 2012.03.11

  다운로드 장바구니
• 

  전자전기컴퓨터설계실험2(전전설2)7주차예비

  Xilinx프로그램을 만든 자일링스라는 회사는 PGA(Programmable Gate ArrayPLD(Programmable Logic Array)를 생산하는 반도체회사이다. xlinx라는 ... PreliminaryReport주 제: Lab#07 Sequential_Logic_Design_Ⅱ@ Flip-Flop, Register and SIPO지도교수 : 신 창 환 교수님실험조교 ... 검증하는 시뮬레이션으로 결과 파형에 delay time의 요소가 없다.timing simulation하드웨어적인 요소가 반영된 시뮬레이션으로 target 디바이스와 핀 설정, 내부 Logic

  리포트 | 17페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10

  다운로드 장바구니
• 

  EPROM을 이용한 조합형(Combinational)과 순차형(Sequential) 회로 디자인 보고서 (컴퓨터 아키텍쳐 실습 보고서)

  실험 목표Sequential logic circuit을 review하고 EPROM을 programmable logic device로 활용할 수 있음을 안다.2. ... 이 때, 4bit*4bit multiplier는 gate level digital circuit을 이용하지 않고 설계해둔 multiplier program을 EPROM에 설치하여 구현한다

  리포트 | 4페이지 | 1,000원 | 등록일 2013.03.08

  다운로드 장바구니
• 

  예비 가산기 & 감산기

  실험목적- Logic gate 를 이용해서 가산기(adder) 와 감산기 (subtracter)를 구성한다.- 디지털 시스템의 기본 요소인 가산기와 감산기의 기본 구조 및 동작원리를 ... 실험이론Logic diagramTruth table반가산기(Half Adder)입력출력ABSC*************101피가수(A) 및 가수(B) 두 개의 입력을 받아 합(S)과 ... 실험부품: 전압 공급기, LED diode 2개, IC 7486(XOR), 7408(AND), 7432(OR), 7404(NOT)7486(XOR)Logic symbol& Pinning

  리포트 | 5페이지 | 1,500원 | 등록일 2013.12.26

  다운로드 장바구니
• 

  전자전기컴퓨터설계실험2(전전설2)8주차결과

  Xilinx프로그램을 만든 자일링스라는 회사는 PGA(Programmable Gate ArrayPLD(Programmable Logic Array)를 생산하는 반도체회사이다. xlinx라는 ... 예를 들어 4개의 segment가 사용된다면 input과 output은 데이터 8개와 common gate 4개 즉, 총 12개 된다.이를 좀 더 확장해보면 결국 common은 4개의 ... 사용되는 input과 output은 8개인데 segment가 늘어나면 자연스럽게 input과 output도 늘어나기 때문에 Dynamic 7-segment에서는 이를 common gate를

  리포트 | 24페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10

  다운로드 장바구니
• 

  [예비]실험6. Latch & Flip-Flop

  실험3에서는 실험2에서 logic gate로 구현했던 회로를 같은 특성을 가진 IC 소자로 구현했기 때문에 역시 같은 진리표를 얻을 수 있을 것이다.? ... 74HC00(Input NAND gate)? 74HC04(inverter)? 74HC10(Triple 3-input NAND gate)? ... 실험4.3-input NAND gate와 2-input NAND gate를 이용하여 위와 같이 J-K F/F회로를 구성하고 각각 입력에 따른 출력을 측정하여 진리표를 작성한다.

  리포트 | 5페이지 | 1,500원 | 등록일 2013.09.28

  다운로드 장바구니
• 

  논리결과-3-가산기와 감산기 (Adder & Substractor)

  실험목적Logic gates를 이용하여 가산기(adder)와 감산기(substractor)를 구성하여 동작을 확인해 보고 이를 통해서 디지털 시스템의 기본 요소인 가산기와 감산기의 ... 실험고찰이번 실험의 목적은 Logic gates를 이용하여 가산기(adder)와 감산기(substractor)를 구성하여 동작을 확인해 보고 이를 통해서 디지털 시스템의 기본 요소인 ... 입력 A와 B를 XOR(IC 7486) gate에 입력한다. 입력 A는 NOT gate를 통과시킨 후에 AND gate에 입력한다. 입력 B는 그대로 AND gate에 입력한다.

  리포트 | 5페이지 | 1,000원 | 등록일 2012.12.23

  다운로드 장바구니