"실험실습설계" 검색결과 461-480 / 5,507건

• 

  (완전 세세한 정리, 끝판왕) 시립대 전전설2 8주차 Lab08 예비 레포트 7-segment and Piezo Control, 전자전기컴퓨터설계실험2,

  실험 방법(1) 실습1설계 조건4-bit up counter의 출력 값을 single FND에 표시1. upcounter 설계2. static 7 segment를 모듈화해서 사용codesimulation ... (2) 실습2설계 조건Design counter with Piezo 동작 검사1.TOP module 설정2. ... 를 제어하는 8-bit 신호 (‘점‘을 포함) out 을 출력하는 모듈설계 조건code(4) 실습4FND array 를 제어하기 위하여 다음과 같은 선언부 및 변수를 가지는 모듈설계

  리포트 | 18페이지 | 2,000원 | 등록일 2020.07.28 | 수정일 2020.09.24

  다운로드 장바구니
• 

  [첨삭완료][보고서 점수 1등] 2021년 [전기회로설계실습 예비보고서 07] RC회로의 시정수 측정회로 및 방법 설계

  설계실습 계획서설계실습 7. RC회로의 시정수 측정회로 및 방법 설계본 설계실습 계획서는 제출 시 초안이 아닌 조교의 채점 후 피드백을 반영하여 수정한 보고서입니다. ... 설계실습 계획서3.1 DMM으로 전압을 측정할 때 내부저항이 매우 크다는 것을 앞에서 실험하였다(10㏁정도). DMM의 내부저항을 측정하는 방법을 설계하여 제출하라.1. ... 목적주어진 시정수를 갖는 RC회로를 설계하고 이를 측정하는 방법을 설계한다.2.

  리포트 | 6페이지 | 1,500원 | 등록일 2022.09.20

  다운로드 장바구니
• 

  중앙대학교 아날로그및디지털회로설계실습(3-2) A+ 10차예비보고서-7-segment/Decoder 회로 설계

  실험 목적7-segment 와 Decoder 를 이해하고 관련 회로를 설계한다.2. ... 이 보고서의 3-3 구동회로 설계에서는 CA 형 7-segment 를 사용하고, 실험 준비물인 330Ω 저항을 통해 연결하도록 하자. ... 설계실습 계획서3-1 7-segment/Decoder 진리표아래 7-segment/Decoder 진리표를 작성한다. : 실습에서는 74LS47 을 Decoder 로 이용하기 때문에

  리포트 | 7페이지 | 1,000원 | 등록일 2021.10.06

  다운로드 장바구니
• 

  (22년) 중앙대학교 전자전기공학부 전자회로설계실습 결과보고서 2. Op Amp의 특성측정 방법 및 Integrator 설계

  설계실습 2. ... Op Amp를 다루기 위해서는 이러한 특성들에 대한 이해가 필수적이므로 이를 실험적으로 이해하고, Integrator를 설계해본다.설계실습 결과4.1 Offset Voltage 측정 ... 출력전압에서 오차는 크게 발생하였으나 출력파형은 예상했던 결과를 얻어 만족했던 실험이었다.

  리포트 | 3페이지 | 1,000원 | 등록일 2023.02.12

  다운로드 장바구니
• 

  전기회로설계실습 결과보고서1

  전기회로설계실습 결과보고서실험요약전자전기실습에 자주 사용되는 DMM과 DC power supply의 사용법을 익히고 이를 이용해서 저항, 전압, 전류를 측정하고 회로를 설계하고 실험해보았다 ... 오차의 이유를 예상해본다.설계실습 결과4.1 고정저항 측정4.1-1 (a) 30개의 저항(10kΩ, 5%)을 각각 두 연결선 사이에 연결하고 측정값이 유효숫자 3자리의 세 번째 숫자가 ... 이번 실험은 단순히 답을 구하는 과정만이 중요한 것이 아닌 각 장비의 사용방법을 익히는 것 또한 중요하다고 할 수 있다.실험을 통해 KCL, KVL, 옴의 법칙을 이해하고 오차를 계산하고

  리포트 | 7페이지 | 1,000원 | 등록일 2023.09.06

  다운로드 장바구니
• 

  서울시립대학교 전전설2 3주차 결과레포트(코딩 성공적, A+, 10점 만점 11점)

  Data analysis (compare results, reasons of error)1) 실습 12-input AND Gate를 bit operators를 활용하여 설계하는 실습이었다 ... 결과가 Pspice로 수행한 결과가 동일하다는 것을 확인 할 수 있었다.2) 실습 2이번 실습은 Gate Primitive 를 이용하여 실습 1을 반복하는 실습이었다. ... (입력: BUS SW, 출력: LED1~4)테스트 입력 값 : a[3:0]modeling을 활용하여 2-input AND 게이트 설계를 진행하시오.실험 1과 동일하다.Results

  리포트 | 23페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.16

  다운로드 장바구니
• 

  전기회로설계실습 결과보고서9

  전기회로설계실습 결과보고서실험요약설계한 LPF의 출력 전압과 저항 전압의 파형 측정 및 입력과 출력 전압의 XY mode 관찰하였다.크기가 1V인 입력정현파의 주파수를 100kHz까지 ... 특정 주파수에서는 실제와 이론값이 다르게 동작하는 것을 알 수 있다.설계실습결과4.2 (LPF) 가변저항을 설계한 저항으로 조절하라. ... L의 저항성분을 무시한다면 설계와 실험사이에 어느 정도의 오차가 날 것인가?

  리포트 | 8페이지 | 1,000원 | 등록일 2023.09.07

  다운로드 장바구니
• 

  [전기회로설계실습 결과보고서] 분압기(Voltage Divider)의 설계

  설계실습 3. 분압기(Voltage Divider)의 설계요약: 부하효과를 고려하지 않는 회로를 우선적으로 설계했다. ... 특히 설계실습 2에서는 부하효과(Loading effect)에 대해서 실질적으로 분석할 수 있었으며 이는 회로설계의 출발점이 될 만큼 중요한 이론이며 엔지니어들의 고려사항이다.이 실습을 ... 기본적으로 해당 실습에서 가정하는 조건이기 때문이다.실험 4.1.에서와 달리 부하효과를 고려해서 목표전압인 3 V에 도달하기 위해서 더 큰 저항을 사용해야한다.

  리포트 | 7페이지 | 2,000원 | 등록일 2020.12.24

  다운로드 장바구니
• 

  전기회로설계실습 중앙대 4. Thevenin 등가회로 설계

  Thevenin등가회로 설계전기회로설계실습(35792)1. 실험목적Thevenin 등가회로를 설계, 제작, 측정하여 원본 회로 및 이론값과 비교한다.2. ... 전기회로 설계실습예비보고서4. Thevenin등가회로 설계이 름 :학 번 :과 목 명 :내 용 :담당교수 :학 과 : 전자전기공학부제출일:설계실습계획서설계실습 4. ... 설계실습 계획서그림과 같이R_{ L}이 부하인 브리지회로의 Thevenin 등가회로를 이론 및 실험으로 구하고 비교하려고 한다.3.1 브리지회로에서R_{ L}에 걸리는 전압과R_{

  리포트 | 5페이지 | 1,000원 | 등록일 2020.05.21

  다운로드 장바구니
• 

  실습10.Oscillator 설계 에이쁠 예비보고서

  설계실습 10. ... Oscillator 설계3.1 OrCAD PSPICE를 사용한 Oscillator의 설계(A)설계도에서 정해지지 않은 값은 Capacitor와 연결된 저항의 값이다.한편 L+=-L-일 ... SEQ 그림 \* ARABIC 1:초록:Vo 파랑:V+ 빨강:V-SimulationSimulationT10.461msT20.471msVTH11.805VVTL-11.805V(C)이번 실습에서

  시험자료 | 6페이지 | 1,500원 | 등록일 2020.09.04

  다운로드 장바구니
• 

  전자회로설계실습 2번 결과보고서

  전자회로설계실습(결과보고서 - 2)소 속담당 교수수업 시간편 성학 번성 명설계실습 2. ... 실험과정에서 설계한 회로도의 사진이 누락되어서 첨부하지 못했다. ... 실습이 잘 진행되지 않을 때 -

  리포트 | 12페이지 | 1,000원 | 등록일 2024.08.16

  다운로드 장바구니
• 

  전자회로설계 및 실습10_설계 실습10. Oscillator 설계_결과보고서

  설계실습 결과4.1 Oscillator 회로의 제작 및 측정(A) 실험계획서 3.1에서 설계한 신호발생기를 브레드보드에 구현하라. ... Simulation에서는 R  R  kΩ,    이고 실험에 사용된 저항은 R  k Ω, R  kΩ,    이다. ... 목적Op-Amp를 이용한 Oscillator (신호발생기)를 설계 및 측정하여 positive feedback의 개념을 파악하고, 피드백 회로의 parameter 변화에 따른 신호

  리포트 | 10페이지 | 1,000원 | 등록일 2024.09.16

  다운로드 장바구니
• 

  [서울시립대] 전자전기컴퓨터설계실험2 / Lab07(결과) / 2021년도(대면) / A+

  실험의 목적Verilog HDL 언어를 사용하여 Sequential Logic을 설계 및 실험하고, Finite State Machine 등을 설계 실습한 뒤, 로직을 시뮬레이션하기 ... Conclusion- Verilog HDL 언어를 사용하여 Sequential Logic을 설계 및 실험할 수 있다. ... Post-reportSequential Logic 2실험날짜 :학번 :이름 :1. Introduction가.

  리포트 | 12페이지 | 2,000원 | 등록일 2022.07.16

  다운로드 장바구니
• 

  [서울시립대] 전자전기컴퓨터설계실험2 / Lab03(예비) / 2021년도(대면) / A+

  실습 3: 행위수준 모델링을 이용하여 2-input AND 게이트 설계d. 실습 4: 2-input XOR 게이트 설계e. ... 참고문헌1) 서울시립대학교 전자전기컴퓨터설계실험2 실험 교안2) M. Morris Mano, Michael. ... 실습 1: bit operators를 이용하여 2-input AND 게이트 설계b. 실습 2: Gate Primitive를 이용하여 2-input AND 게이트 설계c.

  리포트 | 12페이지 | 2,000원 | 등록일 2022.07.16

  다운로드 장바구니
• 

  [A+] 전기회로설계실습 결과보고서 3. 분압기(Voltage Divider) 설계

  설계실습 결과(4. 설계실습내용 및 분석)4.1(a) 실험계획 3.1의 회로를 구상하여 출력전압을 측정하여 기록하라. ... 설계실습 3. ... (a) 실험계획 3.2의 회로에 등가부하로서 1㏀ 저항을 연결하여 부하에 걸리는 전압을 측정하여 기록하라. 측정치와 설계치를 비교하고 오차를 %로 표시하라.

  리포트 | 4페이지 | 1,000원 | 등록일 2022.01.10

  다운로드 장바구니
• 

  설계실습 4. Thevenin등가회로 설계

  설계실습 4. Thevenin등가회로 설계1. 목적: Thevenin등가회로를 설계, 제작, 측정하여 원본 회로 및 이론값과 비교한다.2. ... 설계실습계획서그림 1과 같이 RL이 부하인 브리지회로의 Thevenin 등가회로를 이론 및 실험으로 구하고 비교하려 한다.3.1 브리지회로에서 RL에 걸리는 전압과 RL에 흐르는 전류는 ... VTh를 구하는 실험회로를 설계하고 실험절차를 설명하라.

  리포트 | 3페이지 | 2,000원 | 등록일 2022.09.12

  다운로드 장바구니
• 

  전자회로설계실습 11 예비보고서 Push-Pull Amplifier 설계

  전자회로설계 실습(14주차 예비보고서)소속전자전기공학부담당교수수업 시간학번성명예비 보고서설계실습 11. ... 설계실습 계획서3.1 Classic Push-Pull Amplifier 특성* 모든 계산결과는 반올림하여 유효숫자 세 자리까지만 사용한다. ... 증폭기의 동작을 이해하고 Dead zone과 Crossover distortion 현상을 파악하며 이를 제거하는 방법에 대해서 실험한다.3.

  리포트 | 6페이지 | 1,000원 | 등록일 2022.03.29 | 수정일 2022.03.31

  다운로드 장바구니
• 

  [A+]중앙대 전기회로설계실습 인덕터 및 RL회로의 과도응답 결과보고서

  설계 실습 8. ... 설계 실습결과4.1 설계실습 계획서에서 구한 저항이 되도록 가변저항을 DMM으로 측정, 조절하고 그 값을 기록하라. 인덕터의 저항을 측정, 기록하라. ... 따라서 이번 실습에서는 주어진 시정수를 갖는 RL회로를 설계하고 이를 측정하는 방법을 설계하며 RL 회로의 특징을 확인한다.2.

  리포트 | 6페이지 | 1,000원 | 등록일 2021.11.02

  다운로드 장바구니
• 

  [첨삭완료][보고서 점수 1등] 2021년 [전기회로설계실습 결과보고서 11] 공진회로(Resonant Circuit)와 대역여파기 설계

  전기회로설계실습 결과 보고서설계실습 11. ... 설계실습 결과**실험에 사용된 소자 값 측정**10nF 커패시터 : 10.7nF10mH 인덕터의 저항값 : 27.235Ω미리 설정해둔 가변저항의 크기 : 1.040kΩ4.1 실험계획서에서 ... 설계실습계획서에서 결정한 주파수에서 측정하라. 저항과 인덕터의 저항성분을 DMM으로 측정하여 기록하라. 공진주파수, 반전력주파수, 대역폭, Q-factor를 실험으로 구하라.

  리포트 | 9페이지 | 1,500원 | 등록일 2022.11.10

  다운로드 장바구니
• 

  (예비+결과보고서)설계실습 2. 전원의 출력저항, DMM의 입력저항 측정회로 설계

  설계실습 2. 전원의 출력저항, DMM의 입력저항 측정회로 설계1. ... 설계실습계획서3.1. 건전지의 내부저항이 어느 정도일 것 같은가? ... 설계실습내용 및 분석4.1. 6V 건전지의 전압을 측정, 기록하라. 10Ω 저항을 측정하여 기록하라.6V 건전지10Ω 저항측정값6.475V9.842Ω6V 건전지의 내부저항을 측정하고

  리포트 | 11페이지 | 3,000원 | 등록일 2023.09.29

  다운로드 장바구니