"디지털 회로 설계" 검색결과 521-540 / 6,885건

• 

  [아날로그및디지털회로설계실습A+] 신호발생기 예비 레포트 입니다

  아날로그 및 디지털 설계 실습5# 신호발생기예비 레포트설계실습 5. 신호발생기1. ... 이 관계식을 이용하여 1.63kHz에서 발진하는 Wien bridge 회로를 설계하시오.Figure 1. ... 설계 실습 계획서(1) 그림 1에 주어진 Wien bridge 회로에서 V+와 Vout의 관계식을 구하시오.

  리포트 | 4페이지 | 1,000원 | 등록일 2017.10.06

  다운로드 장바구니
• 

  디지털회로 카운터 설계 레포트

  디지털회로설계레포트11010 감지시의 LED출력 (J-K F/F이용)1. 상태도2. ... 논리회로 (b)7. VHDL구문 (b)8. Wave파형 (b) ... 논리회로 (a)7. VHDL구문 (a)8. Wave파형 (a)2.

  리포트 | 14페이지 | 4,000원 | 등록일 2010.07.08

  다운로드 장바구니
• 

  [아날로그및디지털회로설계실습A+] 스텝 모터 구동기 결과 레포트 입니다

  아날로그 및 디지털 설계 실습4# 스텝모터 구동기결과 레포트설계실습 4. 스텝 모터 구동기1. ... 결과적으로, 설계 사양에 따라 설계실습계획서에서 설계한 회로가 실제로 구현하였을 때 설계사양을 만족하였다. ... 이를 바탕으로 BJT트렌지스터와 범용 이동 레지스터를 이용하여 스텝 모터 구동기를 설계하였고 그 동작을 확인하였다.(2) 설계 사양에 따라 설계실습계획서에서 설계한 회로가 실제 구현되었을

  리포트 | 6페이지 | 1,000원 | 등록일 2017.10.06

  다운로드 장바구니
• 

  디지털회로응용설계(자동차과속경보장치)

  디지털 회로응용설계 ( 자동차 과속 경보 장치 ) 소속 : 전자공학부 이름 : 김윤석 학번 : 20090273목 차 [1] 기본 개요 - 자동차 과속 경보장치의 기본 구성도 - 동작 ... 원리 및 설계 사양 [2] 실험에 대한 이론과 결과 - 신호 정형화 회로 - 주파수 증배 회로 - 자동차 속도주기 발생회로 및 제어신호 설계 - 자동차 속도 계수 회로 - 계수결과 ... - 자동차에서 발생하는 정현파 신호를 디지털로 정형화 시키는 회로[ 2 ] 실험에 대한 이론과 결과 ( 신호 정형파 회로 ) - CH 1 : 입력신호 - CH 1 : 입력신호 -

  리포트 | 31페이지 | 3,000원 | 등록일 2014.01.07 | 수정일 2014.11.05

  다운로드 장바구니
• 

  [아날로그및디지털회로설계실습A+] 스텝 모터 구동기 예비 레포트 입니다

  아날로그 및 디지털 설계 실습4# 스텝모터 구동기예비 레포트설계실습 4. 스텝 모터 구동기1. ... Data sheet을 바탕으로 2개의 BJT와 3개의 저항으로 이루어진 각 Darlington Pair의 회로를 도시하시오. ... 만약 1회전 100 펄스의 스텝 모터가 있다면, 구동회로에서 1개의 펄스를 보낼 때 스텝 모터는 몇도 회전하는지 계산하시오.- 1상 여자방식360dgree/100pulse = 3.6

  리포트 | 3페이지 | 1,000원 | 등록일 2017.10.06

  다운로드 장바구니
• 

  디지털 회로 설계 프로젝트 vending machine (자판기)

  전체 회로도f. simulation resultsg. 제작 결과 및 검토사항a. ... 회로먼저, 입력한 돈의 액수와 선택한 음료수를 비교하는 회로가 필요하다. comparator는 각각의 bit를 MSB부터 비교하여 (넣은 돈) ≥ (선택한 음료수 값) 인 경우를 가려낸다 ... 설계 목표b. state diagramc. transition table & transition equationsd. block diagrame.

  리포트 | 7페이지 | 2,000원 | 등록일 2013.01.02 | 수정일 2021.01.31

  다운로드 장바구니
• 

  디지털논리회로 FSM 설계 유료 빨래방 구동회로

  DIGITAL LOGIC CIRCUIT _ 디지털논리회로디지털논리회로유료 빨래방 세탁기구동회로 FSM 설계디지털논리회로(#1,Project1)제출날짜담당교수강성호 교수님조원1.Title유료 ... 빨래방 세탁기 구동회로 FSM 설계수업시간에 배운 Finite State Machine(FSM)을 통해 유료 세탁기의 동작을 컨트롤 할 수 있는 회로를 설계하시오.2.Specification1 ... 회로의 복잡도를 줄이기 위해 스스로 가정을 세우고, 이를 바탕으로 설계할 수 있다.이는 전체 동작의 타당성을 해치지 않는 범위 내에서 가능하다.2.

  리포트 | 13페이지 | 3,000원 | 등록일 2013.10.28

  다운로드 장바구니
• 

  서강대학교 디지털회로설계 설계2 8bit Multiplier

  제목 : 고속 동작 곱셈기 설계2. ... 목표 및 기준 설정1) 설계 목표Partial product 수 감소를 통해 고속 연산을 가능하게 하는 Booth`s multiplier를 설계한다. ... 목적 ● 고속 동작 곱셈기의 설계를 통해 곱셈 과정을 이해하고 곱셈기 구현을 위한 기법들을 익히며 설계 흐름을 숙지하며, 동작 확인 과정을 통해 시뮬레이션 툴의 사용법을 익힌다.3.

  리포트 | 11페이지 | 2,500원 | 등록일 2013.04.12 | 수정일 2014.01.03

  다운로드 장바구니
• 

  [아날로그및디지털회로설계실습A+] Switching Mode Power Supply(SMPS) 결과 레포트 입니다

  아날로그 및 디지털 설계 실습3# Switching Mode Power Supply결과 레포트설계실습 3. Switching Mode Power Supply4. ... 그 이유는 부하저항이 변경되게 되면 PWM회로에서 변경된 만큼 오차를 증폭, 보상하여 일정한 Pulse를 공급해주기 때문에 출력단의 전압은 항상 일정하다.(3) 전체적으로 설계실습이 ... 실험내용 내용 및 분석(1) PWM 제어회로PWM 제어회로에서 오차 증폭기 및 비교기의 전달 특성에 관하여 논하시오.PWM 제어회로를 구성한다.톱니 파형과 출력 파형을 확인하시오.주어진

  리포트 | 5페이지 | 1,000원 | 등록일 2017.10.06

  다운로드 장바구니
• 

  서강대학교 디지털회로설계 설계1 16bit CLA

  제목 : 고속 동작 덧셈기 설계 2. ... 목표 및 기준 설정1) 설계 목표빠른 carry 처리를 통해 고속 연산을 가능하게 하는 Carry Lookahead Adder를 설계한다. ... 목적 ● 고속 동작 덧셈기의 설계를 통해 덧셈 과정에 있어서 carry의 역할을 이해하고 carry 처리 방법에 따른 여러 가지 덧셈기 구조들을 익히며 조합회로의 설계 흐름을 숙지한다

  리포트 | 13페이지 | 2,500원 | 등록일 2013.04.12 | 수정일 2014.01.03

  다운로드 장바구니
• 

  [아날로그및디지털회로설계실습A+] Switching Mode Power Supply(SMPS) 예비 레포트 입니다

  아날로그 및 디지털 설계 실습3# Switching Mode Power Supply예비 레포트설계실습 3. Switching Mode Power Supply(SMPS)1. ... PMW Contorl Circuit(2) PWM 제어 회로와 Buck Converter 회로를 이용하여 아래 성능의 SMPS를 설계하시오.- 스위칭 주파수 : 12.5kHz- 입력 ... SMPS Control circuit(Buck converter)(3) PWM 제어 회로와 Boost Converter 회로를 이용하여 아래 성능의 SMPS를 설계하시오.- 스위칭

  리포트 | 3페이지 | 1,000원 | 등록일 2017.10.06

  다운로드 장바구니
• 

  중앙대 아날로그 및 디지털 회로 설계실습 3학년 2학기(성적인증) (결과) 설계실습8-(논리함수와 게이트)

  이번 실험은 전반적으로 누구나 쉽게 알고 있는 디지털 회로의 기본이 되는 논리함수와 게이트의 실험이라 이 전의 실험들에 비해 비교적 쉽게 진행되었다.

  리포트 | 7페이지 | 1,000원 | 등록일 2017.12.17

  다운로드 장바구니
• 

  [컴퓨터 전공][과목 : 디지털 논리 회로 설계 및 실습][내용 : 디지털 시계]

  REPORT교과목담당 교수님제출 날짜팀원전 공학 번이 름Digital Clock작품 개요주변에서 흔히 볼 수 있는 디지털 시계는 카운터를 이용해 설계할 수 있는 대표적인 순차회로의 ... 시계 회로참고 서적최신 디지털 공학 VHDL을 이용한 FPGA 디지털 설계 ... 이와 같은 디지털시계를 설계하기 위해서 기본적으로 필요한 것이 무엇인지 살펴보자.

  리포트 | 11페이지 | 1,500원 | 등록일 2013.06.11

  다운로드 장바구니
• 

  중앙대 아날로그 및 디지털 회로 설계실습 3학년 2학기(성적인증) (예비) 설계실습9-(래치와 플립플롭)

  이론부 요약RS 래치 - 출력Q가 1인 경우 SET, 출력 {bar{Q}} 가 1인 경우 RESET이라 한다. S, R 모두 0인 경우 현재 상태의 값을 유지한다. R과 S가 동시에 1인 경우는 “금지된 입력”에 해당하며 값은 0을 띄고 있으나 서로 보수 관계인 두 값..

  리포트 | 4페이지 | 1,000원 | 등록일 2017.12.17

  다운로드 장바구니
• 

  중앙대 아날로그 및 디지털 회로 설계실습 3학년 2학기(성적인증) (결과) 설계실습9-(래치와 플립플롭)

  설계실습 9요약 : RS LATCH는 아래와 같은 회로 구성을 띄고 있으며 이에 따른 동작-Table을 확인하는 실험을 하였다.

  리포트 | 4페이지 | 1,000원 | 등록일 2017.12.17

  다운로드 장바구니
• 

  중앙대 아날로그 및 디지털 회로 설계실습 3학년 2학기(성적인증) (예비) 설계실습5-(신호발생기)

  (B) 그림 5-2와 같이 다이오드를 사용하여 Wien bridge oscillator를 안정화 하는 회로를 설계, Simulator의 결과를 제출한다. ... (A) 발진 조건을 만족하는 R1, R2값과 함께, Wien bridge Oscillator를 설계하시오. ... 일반적으로 신호 발생기는 일정한 주파수와 위상, 크기를 가진 주기 함수를 발생시키는 회로이며 왜곡 없이 발생하는 것을 목적으로하지만 실상은 그렇지 못하다.

  리포트 | 6페이지 | 1,000원 | 등록일 2017.12.17

  다운로드 장바구니
• 

  중앙대 아날로그 및 디지털 회로 설계실습 3학년 2학기(성적인증) (결과) 설계실습5-(신호발생기)

  (B) 설계한 회로의 발진 주파수를 측정한다. 측정한 결과와 예상했던 값을 비교하고 일치 하지 않는다면 그 이유를 추측하고 맞는지를 증명한다. ... (+)단자에 연결된 두 저항은 설계계획서에서 계산한 약 9.76K 저항을 연결하여도 크게 왜곡이 생기지 않고 작은 왜곡이 생긴 파형을 얻을 수 있었다. ... 또한, 만약 발진이 끝없이 발생한다면 R2/R1의 비를 2에 가깝게 조정한다.R1과 R2는 각각 5K와 10K의 저항을 사용하여 설계계획서와 같이 1:2의 비율로 사용하고, OP amp의

  리포트 | 5페이지 | 1,000원 | 등록일 2017.12.17

  다운로드 장바구니
• 

  중앙대 아날로그 및 디지털 회로 설계실습 3학년 2학기(성적인증) (예비) 설계실습8-(논리함수와 게이트)

  설계하라.디코더(decoder): n비트의 2진 코드(code) 값을 입력으로 받아들여 최대 2n개의 서로 다른 정보로 바꿔 주는 조합 논리 회로. ... (3) Vcc를 5V(논리값 1)에서 0V(논리값 0)로 단계적으로 변화시켜서 NAND 게이트가 동작하는 최소 정격 전압을 구하는 설계 방법을 생각하고, 그 단계적 방법을 구체적으로 ... 순간이 더 이상 NAND가 low로 인식하지 않는 기준전압이 된다.)(4) 게이트를 사용하여 만든 2X4 디코더의 기능에 대해 설명하고 그 정의에 따라 진리표를 만들고, 2X4 회로도를

  리포트 | 6페이지 | 1,000원 | 등록일 2017.12.17

  다운로드 장바구니
• 

  실험1 실험(1) 프로젝트 디지털논리회로 도어락 설계

  고 찰1학기 동안 디지털논리회로 수업에서 습득한 이론으로 실험수업을 하면서 사용한 관련 이론과 지식을 이용하여 제작하는 프로젝트였다. ... PROJECT 개요한 학기동안 디지털논리회로 과목에서 배운 전반적인 이론들을(기본논리게이트, 카운터 jk플립플롭, d플립플롭 등을 )을 사용하여 실험했던 관련 이론들을 복합적으로 사용하여 ... JK플립플롭을 이용하여 구성한 회로도는 아래와 같다.

  리포트 | 12페이지 | 2,000원 | 등록일 2014.09.21

  다운로드 장바구니
• 

  논리회로-디지털시계 설계 텀프로젝트 발표자료

  ..PAGE:1Digital logic designTerm project11조..PAGE:2topic..PAGE:3Topic : 디지털 시계..PAGE:4Design process. ... (시간 조절 회로) ... implementation..PAGE:12Step 7 : implementation▲ 오전 오후 표시부▲ 시간 표시부..PAGE:13Step 7 : implementation▲ 단발 펄스 회로

  리포트 | 15페이지 | 1,000원 | 등록일 2013.12.22

  다운로드 장바구니