"가산기&감산기 결과보고서" 검색결과 41-60 / 120건

• 

  디지털실험 - 실험 3. 2비트 전가산기 결과

  *결과보고서*실험주제실험 3. 2비트 전가산기조13조1. ... 고찰1) 실험 1,2,3,4의 결과를 이용하여 가산기 및 감산기의 출력을 부울대수식으로 유도하라.- 실험 1(반가산기) : S = A’B + AB’=A? ... 이러한 계산의 결과로 진리표가 작성되었다. 실험 방법에서 나오는 그림을 보면 전감산기는 반감산기가 2개 들어 간 것을 확인할 수 있다.

  리포트 | 7페이지 | 1,500원 | 등록일 2017.04.02

  다운로드 장바구니
• 

  반가산기와 전가산기 - 결과

  기초회로실험- 결과보고서 -- 8조 -정보통신공학부반가산기와 전가산기- 실험의 목적 -(1) 반가산기와 전가산기의 원리를 이해한다.(2) 가산기를 이용한 논리회로의 구성능력을 키운다 ... NAND 게이트만 이용한 반가산기이고, 진리표는 동일하게 나타난다.* 실험 결과를 이용해 가산기 및 감산기의 출력을 부울대수 식으로 유도하라.1. ... 전감산기, 2bit 병렬 2진가산기를 구성하여 실험하고 진리표를 작성하여 확인해 보았다.- 실험 회로 및 실험 결과 -ABSC00011011(1) 다음 회로를 구성하고 진리표를 작성하라

  리포트 | 4페이지 | 1,000원 | 등록일 2015.10.18

  다운로드 장바구니
• 

  [컴퓨터공학기초설계및실험1 예비레포트] 반가산기.전가산기.반감산기.전감산기

  컴퓨터 공학 기초 설계 및 실험1예비보고서실험제목:반가산기 · 반감산기 (예비)전가산기 · 전감산기 (예비)예비보고서제목 및 목적제목반가산기(Half Adder)와 반감산기(Half ... cid=209&docId=824606&mobile&categoryId=209이원석,정길수/논리회로실험/생능출판사/2010.3.5예비보고서제목 및 목적제목전가산기(Full Adder) ... 즉, 두 개의 입력 값(A,B)과 빌림수(Z)로 총 세가지 입력과, 감산 결과인 차(d)와 새로운 빌림수(b)의 세가지 출력을 갖는다.에는 전감산기의 진리표를 작성하면 아래와 같다.입

  리포트 | 6페이지 | 1,000원 | 등록일 2015.03.16

  다운로드 장바구니
• 

  [예비보고서(자료조사)] Half Adder, Full Adder, Half Subtracter, Full Subtracter(가산기, 감산기)

  예비 보고서(Full Adder, Half Adder, Subtracter)1. ... Full Adder(전 가산기): 두 수를 더할 때에는 두 비트에서 더해진 결과인 캐리는 더 높은 자리의 두 비트의 덧셈에 추가되어 더해진다. ... 감산기는 가산기에서 조금 변형하면 되는데 가산기와 마찬가지로 반 감산기와 전 감산기가 존재한다.1.

  리포트 | 6페이지 | 1,000원 | 등록일 2015.06.05

  다운로드 장바구니
• 

  [아주대]논회실 결과3

  반가산기를 구성하여 실험해 본 결과 예비보고서에서 예상한 결과와 동일한 출력 값을 얻을 수 있었다. ... 가산기 & 감산기1. ... =0X=1, Y=1, Z=1- 반가산기 2개와 OR gate(7432)이용하여 구성한 전가산기 회로는 올바르게 작동함으로 예비보고서에서 예상한 결과와 일치한다.

  리포트 | 4페이지 | 1,000원 | 등록일 2014.09.04

  다운로드 장바구니
• 

  아주대 논리회로실험 실험결과3 가산기와 감산기(Adder & Subtractor)

  가산기와 감산기(Adder & Subtractor) 결과보고서● 실험 결과 분석실험 1 : 예비보고서에서 구상한 반가산기를 구성하고 그 결과를 확인하라.(0,0) 일때 Sum(0,1 ... 결과적으로 가산기와는 다른 동작을 하는 반감산기의 원리와 회로구성을 실험전 예비보고서를 쓰면서 공부해서 본 실험에서는 막힘없이 실험이 진행됬고 역시 이론상의 값과 실험의 결과값이 정확히 ... 일치함을 확인할 수 있었다.그리고 실험4 에서는 예비보고서에서 구성해본 전감산기를 직접 구성하여 실험의 결과값이 이론상의 결과값과 일치하는지 알아보는 실험이었다.

  리포트 | 7페이지 | 1,500원 | 등록일 2014.10.04 | 수정일 2017.08.03

  다운로드 장바구니
• 

  디지털실험 3결과 2비트 전가산기

  디지털실험 결과보고서실험 3. 2비트 전가산기실험 결과1.다음 회로를 구성하고 진리표를 작성하라실험 1의 반가산기를 구성한 회로이다. ... -전감산기를 병렬로 연결하여 2비트 이상 감산을 할 수도 있다.실험 2의 전가산기 회로와 다른 전가산기를 구성하라예비보고서 문제의 NAND로만 반가산기를 구성했던 것을 응용하여 NAND로만 ... 결과를 이용하여 가산기 및 감산기의 출력을 부울대두식으로 유도실험 1.

  리포트 | 8페이지 | 1,000원 | 등록일 2014.09.30

  다운로드 장바구니
• 

  디지털실험 설계2 결과 4비트 가(감)산기

  디지털 실험 결과보고서설계 2. 4비트 가(감)산기다음의 회로도대로 회로를 결선하고 e입력에 따라 가산 감산이 되는지 실험한다.위 4비트 회로의 한 부분이다. 1비트 연산을 하게 해주는 ... 우리는 전감산기와 전가산기의 회로를 구성해 보았다.전가산기 회로전감산기 회로두 회로의 차이점은 AND 게이트에 입력이 반전되어 들어가느냐 아니냐의 차이 뿐이다. ... 진리표의 규칙성을 보고 알아낸 해석 방법은 2^4자리수 즉 16이 1일 때 결과값에 1을 뺀 후 보수를 취해준 값에 붙인 것이 감산의 결과이다. 0100-0110=11110경우는 예비에서

  리포트 | 3페이지 | 1,000원 | 등록일 2014.09.30

  다운로드 장바구니
• 

  전자전기컴퓨터설계실험3(전전설3)3주차예비

  사전보고서 5[1-1] 5[2-1] 9[2-2] 10[3-1] 11[3-2] 11Ⅴ. 참고문헌 11Ⅰ. ... 처음 반전증폭기의 경우엔 가산기로 3개의 DC신호를 받아 위상을 반대로 바꿔주면서 그 크기를 합쳐주는데 위의 결과에서도 검은 원 부분이 각각 1V짜리 입력 신호 3개를 나타낸다. ... 사전보고서(Pre)[1-1] 실험에 사용할 741 operational amplifier에 대한 data sheet를 구하시오.

  리포트 | 12페이지 | 2,000원 | 등록일 2017.02.09

  다운로드 장바구니
• 

  결과보고서 #5

  번 : 2011311307, 2011314184이 름 : 김영관, 김윤섭제 출 일 : 2015. 4. 15논리회로설계 실험 결과보고서 #5실험 5.조합회로 설계1. ... 가산식은 함수로, 감산식은 프로시저로 구현하였고, 출력값의 bit는 입력값보다 1bit 크게 하였다. bit 크기를 맞춰주기 위해 입력값에 를 역시 붙여주었다. ... 사실 이번 예비보고서에서 소개된 문법인 함수와 프로시저를 사용하지 않는 mission이라 단순히 기능표에 적혀있는 대로 케이스를 나누면 되었기 때문에 매우 간단한 mission이였다

  리포트 | 7페이지 | 2,000원 | 등록일 2016.05.13 | 수정일 2021.07.28

  다운로드 장바구니
• 

  [컴퓨터공학기초설계및실험2 보고서] Ripple-Carry Adder (RCA) design

  컴퓨터 공학 기초 설계 및 실험2 보고서실험제목: Ripple-Carry Adder (RCA) design제목 및 목적제목Ripple-Carry Adder (RCA) design목적가산기 ... 또한 반가산기는 XOR 게이트와 AND 게이트로 구성되어 있다. ... AND, OR, NOT 등을 이용한 간단한 반가산기 회로는 상위 자리의 처리를 할 수 없고, 한 자리의 처리를 하므로 불완전하다.

  리포트 | 20페이지 | 2,000원 | 등록일 2015.04.12 | 수정일 2015.04.24

  다운로드 장바구니
• 

  아주대 논리회로실험 가산기, 감산기 결과보고서

  논리회로실험 결과보고서실험3. ... 결과값 또한 예비보고서를 작성하면서 확인했던 이론값과 같았다. ... 가산기 & 감산기실험 1) 반가산기 회로를 구성XOR(IC 7486) gate 와 AND(IC 7408) gate 이용입력출력xyCS0*************10실험 1 반가산기 결과값

  리포트 | 7페이지 | 1,000원 | 등록일 2013.11.29

  다운로드 장바구니
• 

  디지털실험 5 예비 실험 5. Multiplexer 가산 감산

  디지털 실험 예비보고서실험 5. Multiplexer 가산 감산실험 목적1. ... 회로를 보면 AND게이트를 통과한 결과는 각 항 AND 각 항에 맞는 최소항 이다. ... 전가산기 구성을 위해 2개의 4입력 Multiplexer 사용을 익힌다.2. 2개의 4입력 Multiplexer를 감산기로 사용하는 것을 익힌다.이론멀티플렉서(Multiplexer,

  리포트 | 7페이지 | 1,000원 | 등록일 2014.09.30

  다운로드 장바구니
• 

  디지털실험 3예비 2비트 전가산기

  디지털 실험 예비보고서실험 3. 2비트 전가산기실험 목적1. 반가산기와 전가산기의 원리를 이해한다.2. ... 와 같이 두 개의 반가산기와 1개의 OR gate로 구성 할 수 있다.ABCinCS0000000101010010111010001101101101011111 전가산기문제&예비보고서 문제1 ... 회로와 시뮬레이션 결과이다. 2bit이상의 덧셈을 수행하기 위해 자리올림수 까지 생각해서 만들어졌으며 진리표는 좌측과 같다.3.반감산기 회로를 구성하고 진리표를 작성하라.실험 3의

  리포트 | 7페이지 | 1,000원 | 등록일 2014.09.30

  다운로드 장바구니
• 

  논리회로실험 - 제 2장 가산기 및 감산기 결과 보고서

  과 목 : 논리회로설계과 제 명 : 결과보고서 1담당교수 : 김종태학 과 : 전기전자공학부학 년 : 3학 번 :이 름 :제 출 일 : 2013 / 4 / 21. ... [그림 5] 가/감산기 계산 결과 (2진법)이론값과 결과값이 일치한다는 것을 확인할 수 있다.(5)Provide the simulation result and the code1) 가 ... Design(1)어떠한 회로를 설계할 것인가1)4bit 가/감산기모드 M의 값에 따라 가산기모드나 감산기모드를 결정한다.M이 0인 경우 가산기 모드이고, M이 1인 경우 감산기 모드이다

  리포트 | 10페이지 | 1,000원 | 등록일 2014.08.15

  다운로드 장바구니
• 

  논리회로실험 결과보고서6 Latch & Flip-Flop

  지금까지 실험해온 가산기, 감산기, 디코더 등이 해당된다고 할 수 있다.? ... 실험의 Truth table은 예비보고서의 예상결과와 일치하였다.DCQ(t)010111X0Q(t-1)Part 4. ... 실험의 Truth table은 예비보고서의 예상결과와 일치하였다.DCQ(t)010111X0Q(t-1)Part 3. D F/F74HC574를 이용하여 만든 D F/F 회로이다.

  리포트 | 5페이지 | 1,500원 | 등록일 2017.03.09 | 수정일 2017.05.30

  다운로드 장바구니
• 

  실험3결과 ADD&SUB

  반가산기와 전가산기 두 가지, 반감산기와 전감산기 두 가지, 총 4가지 논리회로를 구성하며 결과를 얻어냈다. ... 앞뒤로 수행해야 하는 많은 연산에서 요구되는 것들 중 내림수가 있을 가능성을 알게 되었다.5) 종합실험 예비보고서를 작성하며 조사한 것과 정확히 일치하는 결과를 얻을 수 있었다. ... 전가산기와 마찬가지로, 전감산기 역시 반감산기 두 개를 응용한 것으로 볼 수 있다.

  리포트 | 5페이지 | 3,000원 | 등록일 2014.05.13

  다운로드 장바구니
• 

  아주대 논리회로실험 가산기, 감산기 예비

  논리회로 실험 예비보고서실험3. 가산기 & 감산기1. 실험 목적1)가산기와 감산기의 구조와 원리를 이해한다. ... -반가산기, 전가산기, 반감산기, 전감산기2)Logic gate를 이용하여 가산과 감산을 할 수 있는 회로를 설계해본다.3)가산기와 감산기의 동작을 확인한다.2. ... 전가산기 구성두 개의 반가산기와 OR gate(IC 7432) 사용 하여 회로를 구성하고 각각의 모든 입력조합에서 올바른 결과 값을 얻을 수 있는지 확인하여 본다.

  리포트 | 3페이지 | 1,000원 | 등록일 2013.11.29

  다운로드 장바구니
• 

  아주대 논회실 실험3 결과보고서

  결과보고서.실험2. Full adder(전가산기)1) 실험과정 및 결과(x=S, y=C)※ S는 합(sum)을 나타내고 C는 올림수(carry)를 나타낸다. ... Half Subtracter(반감산기)1) 실험과정 및 결과실험3. ... 있다.2) 고찰이번 실험은, 반감산기를 구현하고 확인해보는 실험으로써, XOR(IC 7486) gate 와 AND(IC 7408) gate 그리고, NOT(7404) gate를 사용하여

  리포트 | 4페이지 | 1,500원 | 등록일 2014.03.10 | 수정일 2014.03.21

  다운로드 장바구니
• 

  [텀프로젝트]디지털 논리회로 설계 - 2자리수 16진수 가감산기

  2013.12.3 디지털회로설계 결과보고서 20080XXXXX XXX 20090XXXXX XXX 20090XXXXX XXX 20110XXXXX XXX목차 주제 설명 블록도 (Block ... Gate 74LS32 Quad 2-Input OR Gate Equipment and P arts list결론 및 향후과제 한자리 수 더하기 한자리 수 가산기와 감산기를 완성 결과값이 ... 감산기와 가산기를 만들어본다 .

  리포트 | 11페이지 | 2,000원 | 등록일 2013.12.13 | 수정일 2014.12.23

  다운로드 장바구니