"기초회로설계실험" 검색결과 41-60 / 1,943건

• 

  기초회로실험 설계 자동판매기 자판기 PCB 회로도

  ) 회로도는 전면 흑백, 백색배경 컬러, 흑색배경 컬러와 뒷면 흑백, 백색배경 컬러, 흑색배경 컬러로 구성된 PDF파일 제공 아래는 전면 흑백회로의 축소판전면 회로도를 보고 소자를 ... 고정 시킨 후 뒷면 회로도를 보고 납땜질을 하면 완성 ... 330R25 : 220 또는 3307-SEG 3개D8, D9 : LED 2개3) 장비 설명CLOCK의 주파수는 무관, 파형은 구형파 전압은 5V전원의 전압은 5V그림 전면 흑백 회로4

  리포트 | 1페이지 | 2,500원 | 등록일 2013.06.06

  다운로드 장바구니
• 

  [기초전자회로실험1] "Verilog HDL을 이용한 Full Adder와 Half Adder의 설계 및 FPGA를 통한 검증" 결과보고서

  1Result report Electronic Engineering기초전자회로실험1Verilog HDL을 이용한 Full Adder와 Half Adder의 설계 및 FPGA를 통한 ... 검증자료는 실제 실험을 바탕으로 작성되었으며,보고서 평가 A+기초전자회로실험1 과목 A+받은 자료입니다.본 문서는 나눔글꼴 기준으로 되어있습니다. ... 실험제목Verilog HDL을 이용한 Full Adder와 Half Adder의 설계 및 FPGA를 통한 검증2.

  리포트 | 6페이지 | 1,500원 | 등록일 2019.03.19 | 수정일 2019.03.29

  다운로드 장바구니
• 

  [기초전자회로실험1] "Verilog HDL을 이용한 Full Adder와 Half Adder의 설계 및 FPGA를 통한 검증" 예비보고서

  1Preliminary report Electronic Engineering기초전자회로실험1Verilog HDL을 이용한 Full Adder와 Half Adder의 설계 및 FPGA를 ... 통한 검증자료는 실제 실험을 바탕으로 작성되었으며,보고서 평가 A+기초전자회로실험1 과목 A+받은 자료입니다.1. ... 실험제목Verilog HDL을 이용한 Full Adder와 Half Adder의 설계 및 FPGA를 통한 검증2.

  리포트 | 6페이지 | 1,000원 | 등록일 2019.03.19 | 수정일 2019.04.01

  다운로드 장바구니
• 

  [기초전자회로실험1] "Verilog HDL을 이용한 Seven-segment display의 설계 및 FPGA를 통한 검증" 예비보고서

  1Preliminary report Electronic Engineering기초전자회로실험1Verilog HDL을 이용한 Seven-segment display의 설계 및 FPGA를 ... 통한 검증자료는 실제 실험을 바탕으로 작성되었으며,보고서 평가 A+기초전자회로실험1 과목 A+받은 자료입니다.본 문서는 나눔글꼴 기준으로 되어있습니다. ... 실험제목Verilog HDL을 이용한 Seven-segment display의 설계 및 FPGA를 통한 검증2.

  리포트 | 6페이지 | 1,000원 | 등록일 2019.03.23 | 수정일 2019.04.01

  다운로드 장바구니
• 

  [중앙대 기초전자회로실험 A+ 예비보고서] 9. LPF와 HPF 설계

  예비보고서[예비9]LPF와 HPF 설계0 0 0 교수님전자전기공학부학번이름[1] 목적- RC 및 RL filter를 설계하고 주파수응답을 실험으로 확인한다.[2] 준비물- DMM- ... [figure.14]3.10 위의 RC회로와 RL회로의 전달함수의 크기의 주파수 특성을 실험적으로 구할 때 측정주파수를 각각에 대해 결정하라. (3.2, 3.6 참조. ... [figure,1]시뮬레이션 설정값[figure,2] LPF회로 설계[figure,3] 주파수에 따른 출력전압/입력전압 비(Linear(H)-log(주파수))[figure,3] 주파수에

  리포트 | 13페이지 | 1,500원 | 등록일 2016.09.17

  다운로드 장바구니
• 

  [기초전자회로실험1] "Verilog HDL을 이용한 Seven-segment display의 설계 및 FPGA를 통한 검증" 결과보고서

  1Result report Electronic Engineering기초전자회로실험1Verilog HDL을 이용한 Seven-segment display의 설계 및 FPGA를 통한 검증자료는 ... 실제 실험을 바탕으로 작성되었으며,보고서 평가 A+기초전자회로실험1 과목 A+받은 자료입니다.본 문서는 나눔글꼴 기준으로 되어있습니다. ... 실험제목Verilog HDL을 이용한 Seven-segment display의 설계 및 FPGA를 통한 검증2.

  리포트 | 3페이지 | 1,000원 | 등록일 2019.03.23 | 수정일 2019.04.01

  다운로드 장바구니
• 

  기초실험및설계1 예비보고서(다이오드를 이용한 정류 회로와 과전압 보호 회로)

  본 실험에서는 다이오드의 기본 성질을 이해하고, 다이오드를 이용한 여러 가지 회로를 구현해 본다.※ 실험 장비 및 부품- 실험 장비 : 오실로스코프(1대), 펑션 제너레이터(1대), ... 실험에서 사용하고자 하는 회로는 브리지 형 전파 정류 회로이다. ... 예 비 보 고 서학 과학 년학 번조성 명실험 제목다이오드를 이용한 정류 회로와 과전압 보호 회로실험 목적다이오드는 전류를 한 방향으로만 흐르게 하는 소자이다.

  리포트 | 3페이지 | 1,000원 | 등록일 2015.05.30

  다운로드 장바구니
• 

  기초실험 및 설계(인하대전자) 능동필터회로2 예비보고서

  이러한 회로를 Tow-Thomas 바이쿼드회로라고 부른다.KHN바이쿼드에서 행했던 것처럼, 노치 함수와 전대역 통과 함수에 필요한 유한 전송 영점들을 실현하기 위해 네 번째 연산 증폭기를 ... 사용하는 것과는 달리 Tow-Thomas 회로에서는 보다 경제적인 피드포워드 방안을 사용할 수 있다.

  리포트 | 1페이지 | 1,000원 | 등록일 2015.11.27

  다운로드 장바구니
• 

  기초실험 및 설계(인하대전자) 능동필터회로1 예비보고서

  2. 여파기 유형여기서는 특히 주파수 선택 기능, 즉 특정한 범위 내의 주파수 스펙트럼을 갖는 신호들은 통과시키고, 그 범위 외의 주파수 스펙트럼을 갖는 신호들은 저지시키는 기능을 수행하는 여파기에 초점을 맞춘다. 이와 같은 여파기는 이상적으로 전송의 크기가 1인 주파..

  리포트 | 1페이지 | 1,000원 | 등록일 2015.11.27

  다운로드 장바구니
• 

  [중앙대 기초전자회로실험 A+ 예비보고서] 4. Thevenin 등가회로설계

  [Figure.2.4] 테비닌 등가회로에 연결한 부하3.3(a) Thevenin 등가회로를 실험적으로 구하려고 한다. 를 구하는 실험회로를 설계하고 실험절차를 설명하라. ... [Figure.3.2~3][Figure.3.2] pspice를 이용한 측정 [Figure.3.3] 시뮬레이션 결과(b) 를 구하는 실험회로를 설계하고 실험절차를 설명하라. ... 목적Thevenin 등가회로를 설계, 제작, 측정하여 원본 회로 및 이론 값과 비교한다.2.

  리포트 | 10페이지 | 1,500원 | 등록일 2016.09.17

  다운로드 장바구니
• 

  [컴퓨터공학기초설계및실험1 예비레포트] 비동기 계수회로

  컴퓨터 공학 기초 설계 및 실험1예비보고서실험제목:비동기 계수회로 (예비)예비보고서제목 및 목적제목비동기 계수회로(Asynchronous Counter)목적비동기 계수회로의 원리를 ... 클럭의 영향이 물결처럼 후단으로 파급된다는 뜻에서 리플 계수회로(ripple counter)라고도 한다. 이러한 비동기 계수회로는 회로가 간단하다는 장점이 있다. ... 가산 계수회로와 감산 계수회로의 차이점을 익힘으로써 플립플롭의 응용 능력을 배양한다.원리(배경지식)비동기 계수회로는 플립플롭(flip flop)을 직렬로 연결하여 구성하며 한 플립플롭의

  리포트 | 3페이지 | 1,000원 | 등록일 2015.03.16

  다운로드 장바구니
• 

  기초실험및설계 : 가산 회로, 감산 회로 예비보고서

  가산 회로(Summing Amplifier)일 때앞서 다른 실험들에 사용했던 반전 회로가 반전 입력 단자에 입력 신호를 하나만 주는 회로였다면, 가산 회로는 반전 입력 단자로 여러 ... 있기 때문에, 슬루율 측정 실험을 했을 때와 같은 구형파 입력에도 출력 파형의 기울기가 커서 보이지 않게 될 것이다. ... 고찰감산 회로는 가산 회로와 달리 반전/비반전 회로의 출력이 합쳐져 나타난다.

  리포트 | 3페이지 | 1,000원 | 등록일 2012.06.18

  다운로드 장바구니
• 

  전압분할 및 전류 분할 회로 설계 예비 결과, 기초전기회로실험(한국맥그로힐)(정학기)(ZBAR)

  ..PAGE:1-전압분할 및 전류 분할 회로 설계-..PAGE:2category1. 조원 소개2. 실험목적3. 실험 준비물4. 실험과정5. ... 실험 결과 및 고찰..PAGE:32.실험 목적2) 지정된 전압, 전류 조건을 만족하는 전류 분할기를설계한다.지정된 전압, 전류 조건을 만족하는 전압 분할기를 설계한다.3) 회로를 구성하고 ... 설계값과 측정값..PAGE:95.실험고찰(1) A 회로에서 분로 전류 값의 적당한 값을 넣는 기준.책에서 회로 구성문제에 알려준 점D,E에 흐르는 부하전류 와 부하전압을 알려주었는데

  리포트 | 14페이지 | 1,500원 | 등록일 2015.10.08

  다운로드 장바구니
• 

  [중앙대 기초전자회로실험 A+ 예비보고서] 7. RC회로의 시정수 측정회로 및 방법설계

  목적이 실험의 목적은 주어진 시정수를 갖는 RC회로를 설계하고 이를 측정하는 방법을 설계하는 것이다.2. ... 예비보고서[예비7]RC회로의 시정수 측정회로 및 방법설계0 0 0 교수님전자전기공학부학번데 자 와1. ... 설계실습 계획서3.1 DMM으로 전압을 측정할 때 내부저항이 매우 크다는 것을 앞에서 실험하였다.(10MΩ 정도).

  리포트 | 11페이지 | 1,500원 | 등록일 2016.09.17

  다운로드 장바구니
• 

  기초실험및설계 : 반전 회로, 비반전 회로 예비보고서

  OP-AMP는 뜻 그대로 덧셈, 뺄셈, 미분, 적분과 같은 연산을 위해 설계되었다. ... 반전 회로, 비반전 회로 예비보고서1. 실험목표OP-AMP를 이용하여 반전 증폭 회로 및 비반전 증폭 회로를 구성하고 전압 이득을 측정, 계산해본다.2. ... 실험방법1) 반전 증폭 회로 :반전 회로를 구성하고 저항 값은R _{1} =R _{2} =10k OMEGA 으로 한다.

  리포트 | 2페이지 | 1,000원 | 등록일 2012.06.18

  다운로드 장바구니
• 

  기초실험및설계 : 저항 회로 예비보고서

  실험 제목저항 회로1. ... 실험목적회로를 구성하는 기본적인 소자들 중 하나인 저항에 대하여 그 특성을 알아본다.저항으로 구성된 저항 회로를 해석해보고 실험 측정한 전압, 전류 값들과 비교해본다.2. ... 실험이론저항은 가장 간단한 수동 소자로써 전기 회로에서 에너지를 흡수한다.

  리포트 | 3페이지 | 1,000원 | 등록일 2011.12.27

  다운로드 장바구니
• 

  기초실험및설계 : 다이오드 회로 결과보고서

  고찰다이오드를 빼고 저항만 교류 전원과 연결한 뒤, 오실로스코프로 전압 파형을 측정하였더니 진폭은 8.56V이고 피크 값은 8.92V였다.반파 정류회로나 브리지 정류회로 실험에서 파형의 ... 실험과정1) 다이오드와 1kΩ 저항을 직렬로 연결하여 반파 정류회로를 만든 뒤, 10V 60Hz인 교류 전원을 인가하고 오실로스코프로 저항의 양단 전압을 측정하였다.2) 다이오드 4개로 ... 실험결과1) 반파 정류회로 : 저항 양단 전압의 출력 파형을 오실로스코프로 측정한 모습은 다음과 같다.출력 전압에 대해 최댓값은 2.8V, 최솟값은 -1.66V이며 진폭은 4.08V이고

  리포트 | 3페이지 | 1,000원 | 등록일 2011.12.27

  다운로드 장바구니
• 

  기초실험및설계 : 다이오드 회로 예비보고서

  다이오드회로 예비보고서1. 실험목적다이오드를 이용하여 반파 정류회로, 브리지 정류회로를 구성하고 정류 작용을 이해한다.평활회로의 동작 특성과 기능을 이해한다.2. ... 실험이론반도체는 도체와 부도체 중간의 전도성을 지닌 물질로써, 원소 주기율표에서 Si, Ge와 같은 4족 원소들이 반도체에 해당한다. ... 커패시터가 충전시킨 전하로 부하에 전류를 공급한다.그림 반파 정류회로+평활회로그림 브리지 정류회로+평활회로그림 3과 같이 반파 정류회로에 평활회로를 더한 회로를 살펴보면, 처음에

  리포트 | 4페이지 | 1,000원 | 등록일 2011.12.27

  다운로드 장바구니
• 

  [기초전자회로실험1] "Verilog HDL을 이용한 로직게이트 설계 및 FPGA를 통한 검증 (NAND2, NOR2, XOR2)" 결과보고서

  1Result report Electronic Engineering기초전자회로실험1Verilog HDL을 이용한 로직게이트 설계 및 FPGA를 통한 검증 (NAND2, NOR2, XOR2 ... )자료는 실제 실험을 바탕으로 작성되었으며,보고서 평가 A+기초전자회로실험1 과목 A+받은 자료입니다.1. ... 실험제목Verilog HDL을 이용한 로직게이트 설계 및 FPGA를 통한 검증 (NAND2, NOR2, XOR2)2.

  리포트 | 3페이지 | 1,500원 | 등록일 2019.03.18 | 수정일 2019.03.29

  다운로드 장바구니
• 

  기초실험및설계 : 반전 회로, 비반전 회로 결과보고서

  차이난다는 점을 생각해볼 수 있다.반전 회로 실험들 중 33kΩ 저항을 사용한 실험의 경우 오차가 다른 실험들보다 크게 나타났는데, 이것은 비반전 회로 실험의 경우에도 33kΩ이 ... 비반전 회로는 전체적으로 실험 결과들이 출력 전압으로 구한 전압 이득과 저항 비로 구한 전압 이득의 오차가 반전 회로보다 적었다. ... 반전 회로와 동일한 저항들을 사용했지만, 위 식에 의해 전압 이득의 크기가 반전회로보다 1씩 크기 때문에, 반전 회로와는 달리 모든 실험에서 출력 전압 파형의 왜곡을 관측할 수 있었다

  리포트 | 2페이지 | 1,000원 | 등록일 2012.06.18

  다운로드 장바구니