"덧셈기" 검색결과 41-60 / 4,863건

• 

  디지털 논리회로 실험 6주차 ALU 예비보고서

  ④ 나눗셈? 나눗셈 신호는 뺄셈 때와 같이 기억 레지스터의 내용이 보수기를 거쳐서 보수의 형태로 바뀐 후 누산기의 내용과 가산 회로에서 덧셈이 수행되도록 한다.? ... 그러므로 누산기에 기억된 피감수와 기억 레지스터에 기억되어 있는 감수는 가산 회로에서 덧셈을 수행하게 된다.누산기←누산기+기억 레지스터 보수?③ 곱셈? ... 산술 연산부는 데이터 값을 더해 주는 전가산기로 이루어진 덧셈 회로를 중심으로 구성된다.?

  리포트 | 12페이지 | 1,500원 | 등록일 2021.04.22

  다운로드 장바구니
• 

  (기초회로 및 디지털실험) 4비트 전감가산기 설계 [4 bit adder-subtractor]

  컴퓨터 내에서 2진 숫자를 덧셈하기 위한 논리 회로의 하나로서 온 덧셈기라고도 하며, 3개의 디지털 입력을 받고, 2개의 디지털 출력을 생성하고, 덧셈해야 할 2개의 비트와 다른 ... 컴퓨터는 전가산기를 반가산기 2개의 입력 회로와 조합시켜, 동시에 4개 비트 또는 그 이상의 덧셈을 할 수 있다. ... Cin을 더해 합 S와 윗자리로의 자리올림 Cout를 출력하는 조합회로이다.전가산기란 컴퓨터 내에서 2진 숫자(비트)를 덧셈하기 위한 논리 회로이다.

  리포트 | 5페이지 | 1,500원 | 등록일 2021.07.13 | 수정일 2022.02.16

  다운로드 장바구니
• 

  논리회로실험 병렬 가산기 설계

  기능적인 차이점으로는 병렬 가산기는 덧셈만 가능하지만 병렬 가감산기는 덧셈과 뺄셈이 둘 다 수행가능한 점이다. ... 동작적모델링의 파형으로 이번 예비실험의 경우 덧셈을 하는 자리값이 8bit를 넘지 않아, 9bit의 Carry값이 표현되지 않음을 C의 값으로 확인 할 수 있었다.? ... 가감산기의 경우 sign값이 1일 때, 2의 보수의 뺄셈을 하는 기능을 갖고 있다.(6) 병렬가산기와 병렬 가감산기의 입출력 표병렬가산기InputOutputa(3downto0)b(3downto0

  리포트 | 6페이지 | 1,500원 | 등록일 2021.10.01

  다운로드 장바구니
• 

  디지털회로실험 가산기 결과보고서

  반가산기와 전가산기를 구성할 때 점프선의 연결이 굉장히 복잡했는데, 점프선의 부족으로 인해 마지막 실험은 하지 못했다. 반가산기는 2진수의 덧셈을 수행하는 논리회로이다. ... 고찰이번 실험을 통해 2진수 시스템에서 반가산기와 전가산기에 대해 알아보고 NAND게이트를 통해 구현해보았다. ... 실험을 통해 2진수 계산을 할 때 발생하는 carry를 전가산기와 반가산기에서 어떻게 처리하는지 공부한 것을 확인 할 수 있었다.이론적으로 반가산기는 캐리를 0으로 두기 때문에 캐리쪽의

  리포트 | 4페이지 | 1,500원 | 등록일 2021.04.16

  다운로드 장바구니
• 

  [전자회로] Pspice (전가산기와 반가산기) 실험 레포트

  원리◆반가산기 (half adder)- 두 개의 2진수 한자리를 입력하여 합(sum)과 캐리(carry)를 구하는 덧셈 회로. ... adder)- 덧셈해야 할 2개의 비트와 다른 숫자 위치(digit position)에서 보내 온 자리 올림 비트를 받아 2개의 출력, 즉 합과 새로운 자리 올림수(result carry ... 고찰● 시뮬레이션 조건- 반가산기 : 0s ~ 4sA : 0/0/1/1, B : 0/1/0/1- 전가산기 : 0s ~ 8sA : 0/0/0/0/1/1/1/1, B : 0/0/1/1/

  리포트 | 6페이지 | 2,000원 | 등록일 2020.11.30

  다운로드 장바구니
• 

  논리회로실험 비교기와 MUX, ALU 결과보고서

  또한 덧셈과 뺄셈 기능을 수행할 때, 사용되는 입력 값과 출력 값이 signed값을 다루게 하고 결과의 파형을 signed 10진수로 나타낸다.2. ... 이 숫자들이 소스코드에서의 값의 연산들의 덧 뺄셈을 할 때 제일 Y(4)에서의 값의 연산을‘0’을 하였을 때 오버플로가 일어날 수 있도록 하였다.? ... 비교기와 MUX, ALU1. 실험 목표VHDL의 Subprogram으로서 함수와 프로시저를 사용하여 예비보고서에서 배운 4비트 ALU를 작성한다.

  리포트 | 5페이지 | 1,500원 | 등록일 2021.10.01

  다운로드 장바구니
• 

  디지털회로실험 텀프로젝트 3비트 가산기를 이용한 7세그먼트 디스플레이

  컴퓨터에서의 덧셈연산은 십진수에서의 덧셈과 유사한 규칙으로 수행되는데 디지털 시스 템에서는 각 비트수가 한정되므로 자리올림수(carry)를 고려하여야 한다.반가산기는 1자리의 2진수를 ... 00100091001010011010101000011101110001121100100101311011001114111010100151111XXXXXBCD 코드는 0~9의 숫자만 나타낼 수 있는데 BCD 코드의 덧셈 ... 가산기가산기에는 반가산기와 전가산기의 두 종류가 있다. 그리고 두 개의 반가산기를 이용하여 전가산기를 구성할 수 있다.1.1.1.

  리포트 | 9페이지 | 10,000원 | 등록일 2020.04.21 | 수정일 2022.11.11

  다운로드 장바구니
• 

  시립대 전자전기컴퓨터설계실험1 7주차 예비리포트

  덧셈, 곱셈, 뺄셈, 나눗셈의 수학적인 연산의 기능을 수행할 수 있도록 만들어진 고 이득 직렬증폭기로, 신호처리, 컴퓨터, 통신, 신호발생장치 및 측정장치 등 다양한 종류의 전자 회로에서 ... ) 실험목적나) 실험이론1) 이론적 배경2) 반전 증폭기3) 비반전 증폭기4) 미분기5) 적분기6) 전압팔로워(voltage follower)7) 반전가산기(Adder)실험 장비 및 ... 이론가) 실험목적OP amp의 종류와 특성을 알고 증폭기, 미분기, 적분기, 전압팔로워, 반전가산기를 PSpice로 구현해보고 이론 값과 비교한다.나) 실험이론1) 이론적 배경연산증폭기

  리포트 | 15페이지 | 1,000원 | 등록일 2021.04.16

  다운로드 장바구니
• 

  실험9 덧셈 회로 (ADDER) 결과보고서 A+ 레포트

  이론적으로 뺄셈회로는 A에서 B(n-1)과 C를 뺀다고 생각할 때 B는 윗자리에서 가져오는 수이고 D는 빼고 남은 수이다. ... 실험 4는 실험 3의 회로의 B1, B2, B3, B4에 TTL IC 7486 XOR gate를 연결하여 위의 사진처럼 뺄셈회로를 만 들었다.

  리포트 | 3페이지 | 2,000원 | 등록일 2023.11.15

  다운로드 장바구니
• 

  디지털 논리회로(디논), ModelSim을 이용한 VHDL설계 (4bit full adder, 4비트 전가산기)

  이때 시그널 C는 전가산기의 캐리 출력을 받아 다음 비트 가산기의 입력이 된다.Figure SEQ Figure \* ARABIC 2 4bit full adder를 구현한 코드Testbench ... .-4비트 가산기의 구현 조건1. 1bit full adder의 동작을 포함한다.2. 1bit full adder를 설계할 때 XOR연산을 사용하지 않는다.3-1. ... 아래의 표는 6ns에서 X, Y값이 변할 때 각 비트의 가산기에서 출력되는 캐리를 정리한 것이다. 6ns에서 Cin=’1’이므로 아래와 같다.

  리포트 | 7페이지 | 3,000원 | 등록일 2020.07.09 | 수정일 2021.10.21

  다운로드 장바구니
• 

  카이스트(한국과학기술원) KAIST 반도체공학대학원 자기소개서 연구계획서

  디지털 신호 프로세서 연구, MAD MACce: 행렬 곱셈 가속기 대중화를 위한 곱셈 덧셈 연산 지원 연구 등을 하고 싶습니다.저는 또한 그래프 신경망을 통한 확률적 그래픽 모델의 ... 고충실도 아날로그 배열 신호 처리 연구, 공간적으로 패턴화된 신경 반응의 연결성 추론을 위한 신경망 그래프 연구, 고기수 네트워크의 동적 전역 적응형 라우팅 연구, ADC 기반 수신기용 ... 뉴로모픽 Current-mode SNN System 및 회로 설계에 관한 연구, CASH-RF: GPU의 컴파일러 지원 계층적 레지스터 파일 연구, 디지탈/아날로그 겸용 이동통신 단말기를

  자기소개서 | 1페이지 | 3,800원 | 등록일 2024.07.14

  다운로드 장바구니
• 

  2023년 한성과학고등학교 자기소개서

  이 과정을 통해 저의 호기심과 끈기로 결국 오일러 공식을 이해하고 복소평면을 이용한 삼각함수의 덧셈 공식설명이 가능했다고 생각합니다. ... 이후 저는 삼각함수의 덧셈 공식을 복소평면으로 접근해 보았습니다. ... 두 복소수를 삼각함수를 포함한 공식으로 나타내고 서로 곱한 후 실수부는 실수부끼리, 허수부는 허수부끼리 같음을 이용하면 삼각함수의 덧셈 공식 중 sin과 cos에 대한 공식이 나오는

  자기소개서 | 3페이지 | 4,000원 | 등록일 2024.07.08

  다운로드 장바구니
• 

  한성과학고등학교 자기소개서

  이 과정을 통해 저의 호기심과 끈기로 결국 오일러 공식을 이해하고 복소평면을 이용한 삼각함수의 덧셈 공식설명이 가능했다고 생각합니다. ... 이후 저는 삼각함수의 덧셈 공식을 복소평면으로 접근해 보았습니다. ... 두 복소수를 삼각함수를 포함한 공식으로 나타내고 서로 곱한 후 실수부는 실수부끼리, 허수부는 허수부끼리 같음을 이용하면 삼각함수의 덧셈 공식 중 sin과 cos에 대한 공식이 나오는

  자기소개서 | 3페이지 | 4,000원 | 등록일 2024.06.02

  다운로드 장바구니
• 

  디지털공학_4장. 부울대수응용-최소항과 최대항의 전개_연습문제풀이

  리포트 | 6페이지 | 3,000원 | 등록일 2023.07.23

  다운로드 장바구니
• 

  포항공과대학교(포스텍) POSTECH 일반대학원 반도체공학과 연구계획서

  가속기 대중화를 위한 곱셈 덧셈 연산 지원 연구, 금속산화물을 첨가한 Co3O4 후막의 가스감지특성 연구, 반도체 공정 스크러버 저감 효율 측정방법 개선을 위한 연구, 뉴로모픽 컴퓨팅 ... 노드 신흥 트랜지스터를 위한 기계 학습 기반 컴팩트 모델링 연구 등을 하고 싶습니다.저는 또한 유기 패시베이션 박막 In-Zn 산화물 반도체의 안정성 향상에 관한 연구, 행렬 곱셈

  자기소개서 | 1페이지 | 3,800원 | 등록일 2024.06.17

  다운로드 장바구니
• 

  서울시립대학교 일반대학원 전자전기컴퓨터공학부 연구계획서

  가속기 대중화를 위한 곱셈 덧셈 연산 지원 연구, Micro Junction Agent: 트래픽 제어를 위한 확장 가능한 다중 에이전트 강화 학습 방법 연구 등을 하고 싶습니다.저는 ... 자동 의료 진단을 위한 컴퓨터 비전 연구, 전류 신호를 이용한 유도 전동기의 베어링 고장 검출을 위한 분류기 비교 연구 등을 하고 싶습니다.저는 또한 사전 지식이 없는 문제에 대한 ... 초저전력 무선 주파수 웨이크업 센서를 갖춘 제로 슬립 지연 및 제로 유휴 청취 미디어 액세스 제어 프로토콜 연구, 전체 슬라이드 이미지 분류를 위한 기능 인식 랜드마크 연구, 행렬 곱셈

  자기소개서 | 2페이지 | 3,800원 | 등록일 2024.04.21

  다운로드 장바구니
• 

  테크플렉스 FPGA RTL 엔지니어 최종 합격 자기소개서(자소서)

  상대 오차를 0.9%로 낮춘 저전력 고효율 근사곱셈기를 설계할 수 있었습니다. ... 덧셈기와 같이 면적이 큰 회로 블록을 최소화하면서 동일한 기능을 수행하는 효율적인 코드를 작성했고 목표 면적을 얻을 수 있었습니다. ... 하드웨어 비용과 정확도 간의 trade-off 관계를 고려하여 높은 정확도를 요하는 애플리케이션에 적합한 곱셈기를 구성했고, 그 결과 기존 대비 26% 적은 전력 소모와 면적을 가지면서

  자기소개서 | 5페이지 | 3,000원 | 등록일 2023.02.17

  다운로드 장바구니
• 

  오픈엣지테크놀로지 NPU IP 개발 최종 합격 자기소개서(자소서)

  상대 오차를 0.9%로 낮춘 저전력 고효율 근사곱셈기를 설계할 수 있었습니다. ... 덧셈기와 같이 면적이 큰 회로 블록을 최소화하면서 동일한 기능을 수행하는 효율적인 코드를 작성했고 목표 면적을 얻을 수 있었습니다. ... 하드웨어 비용과 정확도 간의 trade-off 관계를 고려하여 높은 정확도를 요하는 애플리케이션에 적합한 곱셈기를 구성했고, 그 결과 기존 대비 26% 적은 전력 소모와 면적을 가지면서

  자기소개서 | 5페이지 | 3,000원 | 등록일 2023.02.17

  다운로드 장바구니
• 

  [경영학과] 2023년 2학기 경영의사결정론 기말시험 핵심체크

  가장 편리한 방법은 벡터의 시점과 종점을 정의하는 것임 2) 벡터의 덧셈, 뺄셈, 실수배① 벡터의 덧셈에는 삼각형법과 평행사변형법 두 가지가 있음 - 삼각형법: 두 벡터를 더 할 때 ... 벡터의 덧셈을 변형하여 유도할 수 있음2. ... 덧셈 기호를 기준으로 앞에 있는 벡터의 종점에 뒤에 있는 벡터의 시점을 잇는 방법- 평행사변형법: 두 벡터를 더할 때 덧셈 기호를 기준으로 앞에 있는 벡터의 시점과 뒤에 있는 벡터의

  방송통신대 | 52페이지 | 11,000원 | 등록일 2023.11.07

  다운로드 장바구니
• 

  [경영학과] 2023년 2학기 경영의사결정론 출석수업대체시험 핵심체크

  가장 편리한 방법은 벡터의 시점과 종점을 정의하는 것임 2) 벡터의 덧셈, 뺄셈, 실수배① 벡터의 덧셈에는 삼각형법과 평행사변형법 두 가지가 있음 - 삼각형법: 두 벡터를 더 할 때 ... 벡터의 덧셈을 변형하여 유도할 수 있음2. ... 덧셈 기호를 기준으로 앞에 있는 벡터의 종점에 뒤에 있는 벡터의 시점을 잇는 방법- 평행사변형법: 두 벡터를 더할 때 덧셈 기호를 기준으로 앞에 있는 벡터의 시점과 뒤에 있는 벡터의

  방송통신대 | 30페이지 | 9,000원 | 등록일 2023.10.18

  다운로드 장바구니