"입력 신호" 검색결과 41-60 / 22,421건

• 

  디지털 공학을 설명하고 2-입력 부울함수를 이용하여 2-입력 부울함수 곱셈을 구현하시오. 서론

  OR 게이트는 입력 신호를 논리합 연산하여 출력을 생성한다. OR 게이트의 동작 원리는 입력 신호의 논리적인 덧셈을 수행하는 것으로 설명할 수 있다. ... AND 게이트는 입력 신호를 논리곱 연산하여 출력을 생성한다. AND 게이트의 동작 원리는 입력 신호의 논리적인 곱셈을 수행하는 것으로 설명할 수 있다. ... 인코더는 입력 신호의 패턴을 해석하고 압축하여 출력으로 나타내는 역할을 한다.

  리포트 | 9페이지 | 3,000원 | 등록일 2024.07.09

  다운로드 장바구니
• 

  에지트리거형 플립플롭 (D-, JK-, T-)의 특성 비교 및 설명

  D-플립플롭은 하나의 데이터 입력(D)과 하나의 클록 입력(CLK)을 가지며, D 입력이 클록 신호의 상승 에지(클록 신호가 0에서 1로 변화하는 순간)에 따라 Q 출력으로 전달된다 ... 즉, 입력 신호의 전압 레벨이 특정 값 이상인 경우에 동작을 수행한다. ... JK-플립플롭은 J 입력, K 입력 및 클록(Clock) 입력을 가지고 있으며, 클록 신호의 상승 에지에 따라 출력 상태가 변경된다.

  리포트 | 7페이지 | 4,000원 | 등록일 2023.07.18

  다운로드 장바구니
• 

  [건국대학교 전기전자기초실험1 A+][2024 Ver] 12주차 - 예비레포트

  그러나 두 입력 신호들 중의 어느 하나라도 1이 들어온다면, 출력 신호는 1이 된다.인버터라고도 불리는 NOT 게이트는 입력으로 하나의 신호만 받으며, 그 입력 신호를 반전시켜 출력을 ... AND 게이트는 두 입력 신호들이 게이트의 각 입력 단자로 들어와서 통과하는 동안에 두 신호가 모두 ‘1’에 해당하는 전압을 가지는 경우에만 출력 신호가 ‘1’이 되고, 어느 입력으로든 ... 두 입력 신호들이 게이트로 들어오는 시간 흐름 동안에 두 신호의 레벨이 모두 0일 때는 출력 신호가 0이 된다는 것을 알 수 있다.

  리포트 | 18페이지 | 5,000원 | 등록일 2024.08.10

  다운로드 장바구니
• 

  [A+, 에리카] 회로이론응용및실험레포트 7. RC 회로 및 RLC 회로의 주파수 응답 특성

  이 회로의 출력 신호는 입력 신호와 같은 주파수를 가지는 정현파이나 크기와 위상은 보다 시피 입력신호와 다른 것을 알 수 있다. ... 얻는 것이 가능하다.회로의 입력 신호를 다음의 정현파라고 가정한다. ... 주파수 응답은 정현파 형태의 주파수가 변화할 경우 정 현파 입력신호에 대한 회로 정상상태 응답을 본다.

  리포트 | 11페이지 | 2,500원 | 등록일 2023.09.03 | 수정일 2023.09.11

  다운로드 장바구니
• 

  서강대학교 22년도 전자회로실험 7주차 결과레포트 (A+자료)

  또한 출력신호 0V일 때 입력신호 범위를 측정하라.입력신호 -2V 일 때입력신호 (출력신호 ()-2V-1.149V출력신호 0V 일 때 입력신호의 범위 (조교 확인을 받을 것)입력신호 ... 입력신호 -2V, 입력신호 2V일 때의 입력신호 진폭 ()과 출력신호 진폭 ()을 측정하라. ... 범위 (출력신호 ()-0.6V ~ -0.1V0.06V입력신호 +2V 일 때입력신호 (출력신호 ()2V1.680V- 입력 신호가 -2V일 때는 출력 신호가 대략 -1.15V로, pnp

  리포트 | 30페이지 | 1,000원 | 등록일 2024.03.24

  다운로드 장바구니
• 

  서강대학교 디지털논리회로실험 7주차 - Counter와 State Machine 설계

  반면에 동기 병렬 Counter의 경우 첫 번째 FF에 입력으로 들어가는 입력신호와 이전 FF들의 출력이 모두 AND gate를 통해 연결되어 다음 FF의 입력에 연결된다. ... 우선 비동기 counter는 counter를 구성하는 FF들이 Clock 입력을 공유하지 않고, 첫 FF를 제외한 모든 FF가 이전 FF의 출력을 Clock 신호로 받게 된다. ... T FF, 혹은 D FF나 JK FF를 이용해 1의 입력이 들어올 때마다 FF의 출력이 바뀌도록 하고 비동기 counter를 설계한다면 FF의 출력은 일정한 주기를 가진 신호가 되는데

  리포트 | 32페이지 | 1,500원 | 등록일 2024.08.17

  다운로드 장바구니
• 

  [건국대학교 전기전자기초실험1 A+][2024 Ver] 15주차 - 예비레포트

  상승 엣지 클럭은 구형파의 신호가 0에서 1로 상승하는 시점에 회로가 동기화되어 입력 신호에 대해 출력신호가 변화하도록 하는 클럭을 말한다. ... 이 플립플롭은 입력 신호들에 대하여 응답하는 특성이 SR 래치와 같지만, 클럭 신호의 에지에서 트리거 된다는 점이 다르다. ... SR 래치와 마찬가지로 입력 신호가 모두 1인 경우에는 플립플롭의 출력이 비정상적인 상태가 되므로, 그러한 입력 상태가 되지 않도록 주의해야 한다.

  리포트 | 8페이지 | 5,000원 | 등록일 2024.08.10 | 수정일 2024.08.19

  다운로드 장바구니
• 

  Op Amp Digital 회로 pre/post-report

  이때, 출력신호가 입력신호와 위상이 반대가 되기에 -값이 붙는다. ... 하나의 연산 증폭기는 입력 단자간의 전위차보다 백배에서 수 천배 큰 출력 전압을 생성한다.(2) 회로 표기 기호V+: 비반전 신호 입력V-: 반전 신호 입력Vout:출력Vs+:양의 ... 음전압은 양전압으로, 양전압은 음전압으로 신호의 모양은 유지하면서 증폭된다,반전 단자에 입력신호를 넣고 비반전 단자는 접지시킨다.비반전 단자를 접지시켰기에 가상접지가생기게 되고, Rin에

  리포트 | 7페이지 | 1,500원 | 등록일 2023.09.21

  다운로드 장바구니
• 

  중앙대학교 아날로그및디지털회로 예비보고서7

  weak high되는 특성을 가지는 것으로 판단된다.NAND GATE먼저 위상차가 0일 때다.입력신호 초록색, 붉은색의 파형은 완전히 겹쳐지고, 출력은 파란색 파형이다.입력 신호가 ... 둘 다 Low(0V)일 때, 출력은 High로 나타나는 것을 확인할 수 있다.입력 신호가 둘 다 High라면 출력은 Low로 나타난다.다음은 위상차가 C라는 임의의 각도일 때이다.입력신호 ... 파형이다.입력 신호가 모두 Low일 때 출력은 High가 나오는 것을 알 수 있다.다음은 위상차가 C라는 값일 때다.마찬가지로 입력 신호가 모두 Low일 때 출력은 High가 나오는

  리포트 | 12페이지 | 2,000원 | 등록일 2024.08.06

  다운로드 장바구니
• 

  실습 6. 위상 제어 루프(PLL)

  서론위상 제어 루프(PLL)는 출력신호의 위상을 입력 신호의 위상에 고정하여 출력주파수와 입력신호의 주파수로 고정되게 하는 것이다. 자세한 동작원리는 다음과 같다. ... 15kHz로 입력신호와 같지 않다. ... (B) 동작 범위내의 입력 신호와 출력신호를 같이 보이도록 Oscilloscope를 조절하여 그 파형을 제출한다.

  리포트 | 6페이지 | 1,000원 | 등록일 2023.10.17

  다운로드 장바구니
• 

  건국대학교 전기전자기초실험1 14주차 결과보고서 A+

  입력되면 세트 되어 1을 출력하고, J=0, K=1 신호가 입력되면 리셋 되어 0을 출력한다. ... (a) CD4011B와 NE555 핀 구조(b) SR 플립플롭 회로도SR 플립플롭의 입력신호를 생성하기 위해 실험 14-1.의 구형파 출력회로를 참고하여 입력신호 회로를 구성하시오. ... J=K=1 신호가 입력될 경우에는 이전 출력 신호가 반전되어(토글) 출력되는 모습을 확인할 수 있다.또한, 실험에서 하강 에지를 사용했기 때문에 클럭 신호가 하강 될 경우에만 출력신호가

  리포트 | 11페이지 | 5,000원 | 등록일 2024.04.14 | 수정일 2024.04.22

  다운로드 장바구니
• 

  실험 06_공통 이미터 증폭기 결과 보고서

  때 입력파형입력 신호 38.2mV일 때 출력파형 입력 신호 48.2mV일 때 입력파형 입력 신호 48.2mV일 때 출력파형 입력 신호 61mV일 때 입력파형 입력 신호 61mV일 ... 때 출력파형입력 신호 72mV일 때 입력파형 입력 신호 72mV일 때 출력파형입력 신호 10.1mV일 때 입력파형 입력 신호 10.1mV일 때 출력파형입력 신호 6.8mV일 때 입력파형 ... [표 6-4] 측정 값입력 신호 16mV일 때 입력파형입력 신호 16mV일 때 출력파형입력 신호 28.1mV일 때 출력파형입력 신호 28.1mV일 때 입력파형입력 신호 38.2mV일

  리포트 | 12페이지 | 1,500원 | 등록일 2023.01.31

  다운로드 장바구니
• 

  전자공학실험 11장 공통 소오스 증폭기 A+ 예비보고서

  [표 11-4] 공통 소오스 증폭기의 전압 이득을 계산하기 위한 측정 데이터입력 신호의크기(mV)입력 신호의 주파수(kHz)출력 신호의크기(mV)출력 신호의 주파수(kHz)전압 이득 ... [표 11-6] 실험회로 2의 전압 이득을 계산하기 위한 측정 데이터입력 신호의크기(mV)입력 신호의 주파수(kHz)출력 신호의크기(mV)출력 신호의 주파수(kHz)전압 이득(Av ... 이 때 입력 파형은 신호 크기가 작아 noise들이 파형에서 튀는 현상이 나타난다.

  리포트 | 13페이지 | 1,500원 | 등록일 2024.04.09

  다운로드 장바구니
• 

  A+ 정보통신실험 2주차 예비보고서 - 소신호 전압 증폭 회로

  소신호 신호- 소신호(미약신호) : 센서신호, 수신된 통신신호, 생체신호, 물리/화학현상 신호- 소신호 크기 = 거의 잡음 수준? 입력 및 출력 임피던스 개념? ... 베이스 전류 iB는 DC 바이어스 성분과 AC 베이스 전류의 합으로 표현되며,여기서 아래첨자 Q는 동작점에서의 전류, 전압을 나타냄입력신호가 베이스 단자에 인가되고 컬렉터에서 출력신호가 ... 소신호 등가회로의 동작점? 온도나 트랜지스터 특성 편차 등이 미치는 영향 축소, 입력저항 증가.? 이미터 저항이 분모에 있기 때문에, 전압이득을 감소시킴.

  리포트 | 11페이지 | 1,500원 | 등록일 2024.02.05

  다운로드 장바구니
• 

  아날로그 및 디지털 회로 설계 실습 결과보고서6 위상제어루프

  (Op amp의 동작전원은 ±5V이고, Logic gate의 동작전원은 5V & GND이다. )입력단에 기준신호(Frequency: 5kHz, Amplitude: 0~5V, Function ... 전압제어 발진기 회로에 10nF짜리 capacitor를 연결한 모습이며, 입력신호가 5kHz 사각파일 때, 출력은 다음과 같이 나타났다.설계한 위상제어루프의 범위설계한 위상 제어 루프의 ... 맞추어 인가하였을 때 Vout으로 16.78kHz의 파형이 나타났으며, 입력파형과 출력파형은 다음과 같았다.reference 신호의 주파수를 12.85kHz로 맞추어 인가하였을 때

  리포트 | 12페이지 | 2,000원 | 등록일 2023.09.05 | 수정일 2023.10.24

  다운로드 장바구니
• 

  전기및디지털회로실험 실험2 결과보고서

  디지털 회로에서는 반드시 0 또는 1의 신호가 입력되어야 하는데 둘 중 어떠한 신호도 입력되고 있지 않다면 0의 신호가 아닌 어떤 신호가 입력되고 있는지 알 수 없다. ... 따라 입력된 신호의 반대 신호를 출력할 수 있는 기능을 구현할 수 있음을 확인했다. ... 그러나 2입력 AND 게이트를 사용한다고 할 때 공통입력단자의 신호가 0이라면 다른 입력이 어떠하던지 간에 0을 출력할 것이고, 공통입력단자결을 줄여줄 뿐만 아니라 공통입력단자의 입력에

  리포트 | 12페이지 | 1,000원 | 등록일 2024.03.12

  다운로드 장바구니
• 

  전기및디지털회로실험 실험6 결과보고서

  일치하는지 확인하라.입력이 모두 0일 때입력이 모두 1일 때입력예상신호실제신호오차율ABCXXX000000%0011--0101--0110--1000--1010--1101--111110% ... 대한 출력이 예상대로 나타나는지 확인하라.입력이 모두 0일 때입력이 모두 1일 때입력예상신호실제신호ABCSCS0000000101--1001--111010-실험 6번 문항 결과분석예상한 ... 모두 0일 때입력이 모두 1일 때입력예상신호실제신호오차율ABCDXXX000001100%00011--00101--00110--01000--01011--01101--01111--10000

  리포트 | 15페이지 | 2,500원 | 등록일 2024.03.12

  다운로드 장바구니
• 

  명지대학교 산업경영공학과 스마트 생산과 자동화 11주차 강의내용

  : 출력값 Z = 입력신호 a의 notand 신호 : 출력값 X = 입력신호 a, b의 andor 신호 : 출력값 Y = 입력신호 a, b의 or위 논리망 도표의 반응 도표는 아래와 ... 같다.시간에 따른 입출력의 변화가 표시됨.x : 입력신호 a, b가 겹치는 구간만 해당y : 입력신호 a, b중 하나만 있어도 해당z : 입력신호 a의 반대.a가 0인 구간은 z가 ... T33 타이머는 Y를 입력값으로 갖는다.? a신호를 눌렀다가 떼면 Y가 살아난다(올라온다).?

  리포트 | 7페이지 | 2,000원 | 등록일 2023.10.10

  다운로드 장바구니
• 

  6주차_5장_예비보고서_클리퍼회로

  1채널에는 입력신호를, 2채널에는 출력신호를 인가하고 동시에 표시Measurement/커서 기능을 이용하여 출력 파형의 최대 및 최소 값을 측정직렬 클리퍼(정현파 입력)입력에 정현파를 ... 입력에 8Vpp, 1kHz 구형파를 인가함.오실로스코프에서 1채널에는 입력신호를, 2채널에는 출력신호를 인가하고 동시에 표시.Measurement/커서 기능을 이용하여 출력 파형의 ... 최대 및 최소 값을 측정병렬 클리퍼 (계속)입력에 4Vpp, 1khz구형파를 인가함.오실로스코프에서 1채널에는 입력신호를, 2채널에는 출력신호를 인가하고 동시에 표시.Measurement

  리포트 | 20페이지 | 4,000원 | 등록일 2023.11.30

  다운로드 장바구니
• 

  서강대학교 디지털논리회로실험 4주차 - Multiplexers, Three-state devices and Exclusive-OR

  입력에 연결했고, 오실로스코프를 이용해 출력신호를 측정했다. ... 실험 이론● MultiplexerMultiplexer는 여러 입력신호 중 하나를 선택해 단일 출력신호로 내보내는 회로로서 간단하게 MUX라고 하기도 한다.3. ... 결과 분석1) STEP 1~2이 실험은 Three-state device의 성질, 그리고 동작을 확인하기 위한 실험으로써, 두 입력 신호를 각각 Three-state buffer의

  리포트 | 21페이지 | 1,500원 | 등록일 2024.08.17

  다운로드 장바구니