"Logic Gate" 검색결과 41-60 / 974건

• 

  논리회로설계실험 6주차 D Latch 설계

  첫 번째 schematic은 logic gates만을 이용하여 D Latch를 그릴 것이고, 두 번째 schematic은 logic gates와 SR Latch를 이용하여 그릴 것이다.우선 ... logic gates 만을 이용하여 그린 schematic은 오른쪽 그림과 같다. 3개의 not gate, 2개의 and gate, 2개의 or gate로 이루어져 있다. ... gate들로만 이루어진 schematic과 logic gate와 SR Latch를 이용한 schematic을 그려보았다.

  리포트 | 5페이지 | 3,000원 | 등록일 2023.09.11

  다운로드 장바구니
• 

  서강대학교 디지털논리회로실험 6주차 - Flip-flops and registers

  실험 이론● Sequential logic circuitCombinational logic circuit ; 조합 논리회로에서는 gate들의 조합을 통해 구성된 회로로서, 주어진 입력에 ... XOR gate의 입력으로 하나는 새로운 입력 신호를 받지만, 다른 하나는 두 개의 XOR gate가 서로의 출력을 각자의 입력으로 받도록 교차해 연결한다. ... 반면에 Sequential logic circuit ; 순차 논리회로에서는 이전의 회로 상태가 다음 출력에 영향을 미치는데, 이는 보통 활성화되는 주기를 가진 clock이라는 신호에

  리포트 | 24페이지 | 1,500원 | 등록일 2024.08.17

  다운로드 장바구니
• 

  [논리회로실험] 가산기&감산기 예비보고서

  실험목적1) Logic gate를 이용해서 가산기와 감산기를 구성한다2) 디지털 시스템의 기본 요소인 가산기와 감산기의 기본 구조 및 동작원리를 이해한다.2.

  리포트 | 7페이지 | 1,000원 | 등록일 2021.04.06 | 수정일 2023.03.29

  다운로드 장바구니
• 

  시립대 전전설2 A+ 2주차 예비레포트

  확인 후 넘어가는 경우도 있음2) [실습 2]logic_gate_DF.vtb_logic_gate.vSimulation 결과SchematicSynthesis 및 ImplemeMAT2 ... 예상 결과1) [실습 1]logic_gate.vtb_logic_gate.vSimulation 결과SchematicSynthesis 및 Implementation-> 중요하지 않은 warning은 ... 실험 목적Design Tool 상에서 Verilog HDL을 사용하여 Digital logic을 설계한다.Verilog의 Gate Primitive를 사용하여 간단한 로직에 대하여

  리포트 | 27페이지 | 2,000원 | 등록일 2024.09.08

  다운로드 장바구니
• 

  Semiconductor Device and Design - 13~14__

  Semi custom 1) Gate array ▶ Basic logic gate such as NAND and NOR, or metal Routing, which regularly ... Eggleston [2] https://www.electronics-tutorial.net/Programmable-Logic-Device-Architectures/Programmable-Logic-Devices ... Individual unit prices are high. have a limited number of gates lack integration and flexibility2.

  리포트 | 17페이지 | 2,000원 | 등록일 2023.06.22 | 수정일 2023.06.25

  다운로드 장바구니
• 

  [전자회로실험2]보고서3주차-Digit Logic

  [실험이론]-Logic gate 특징들MOSFET은 전압을 인가해서 구동하는 Voltage controlled devise이다. ... [전자회로실험2]Digit Logic[실험목적]디지털 로직 게이트를 기초로 하여 의 동작을 이해한다 MOSFET의 동작을 이해한다. ... 비싸지만, 열 안정성이 좋고 Switching이 빠른 속도로 일어난다. input이 크게 일어나서 전력이 적게 들기 때문에, Low power application이나 digital logic에

  리포트 | 8페이지 | 3,000원 | 등록일 2023.12.26

  다운로드 장바구니
• 

  [검증된 코드 & 복사가능, 학점A+] 전전설2 2.Schematics - 예비+결과+성적인증 (서울시립대)

  of the maximum number of logic gates that could be realized in design consisting of only logic functions ... ([Table 1], Morris Mano)Table 1maximum number of logic gatesThe maximum number of logic gates is an estimate ... 실험 목적1.ISE의 여러 logic gate symbol을 직관적으로 이용하는 Schematic 설계를 익힌다.2.FPGA Device Configuration을 해보고, Verilog

  리포트 | 14페이지 | 3,500원 | 등록일 2021.07.10 | 수정일 2021.07.13

  다운로드 장바구니
• 

  서강대학교 디지털논리회로실험 2주차 결과보고서

  실험목적1) TTL logic gates의 동작 방법을 익힌다.2) Logic level과 noise margins, 그리고 fanout에 대해 이해한다.3) Gates를 이용하여 ... 기본적으로 AND, OR, NOT이라는 함수들이 존재하며 AND와 OR logic 출력에 inverter symbol를 추가한 형태로 각각 NAND, NOR gate를 나타낸다. ... Fanout은 하나의 gate출력에 연결될 수 있는 gate입력의 수로 정의하는데, 이를 통해 출력에 과부하가 걸리는지 아닌지를 확인할 수 있다.실험은 우선 브래드보드에 NAND gate인

  리포트 | 7페이지 | 1,000원 | 등록일 2021.10.02

  다운로드 장바구니
• 

  서울시립대 전전설2 Lab-01 예비리포트 (2020 최신)

  실험 예상 결과XOR Gate 회로의 경우 스위치를 모두 닫거나 모두 열 경우 LOGIC 0이 나와 LED에 불이 들어오지 않을 것이다. ... 실험목적디지털 설계의 장점과 TTL gate의 특성을 이해하고 OR gate, XOR gate, 가산기 등 여러 논리회로를 디자인한 후 실제로 설계하여 실험능력을 함양한다.2. ... 실험 내용- 실험 준비물TTL 7432(OR Gate), 7486(XOR Gate), 7408(AND Gate) 1개씩저항 4.7kΩ 3개, 330Ω 2개, LED Red와 green

  리포트 | 9페이지 | 1,500원 | 등록일 2021.09.10

  다운로드 장바구니
• 

  아주대학교 논리회로실험 / 1번 실험 예비보고서

  Basic Gates1. 실험 목적1. Logic Gate ( AND, OR, NOT, XOR, NOR, NAND )를 이해한다.2. ... Logic 회로 구성 법칙인 진리표, 불대수, Logic Diagram에 대해 이해한다.3. 드 모르간 (De Morgan) 법칙에 대해 이해한다.2. ... 이처럼 전기 신호를 논리값으로 인식하고 처리하는 전자회로를 논리회로라고 한다.논리값(Logic Value)Digital Logic에서는 물리량 대신 논리값을 사용한다.Low낮은 전압

  리포트 | 8페이지 | 1,000원 | 등록일 2021.07.20

  다운로드 장바구니
• 

  시립대 전전설2 A+ 3주차 예비레포트

  예상 결과1) 실습 1logic_gate2.vtb_logic_gate2.vSimulation2) 실습2xor_gate.vtb_xor_gate.vSimulation3) 실습 3four_bit_xor.vtb_four_bit_xor.vSimulation4 ... .vtb_logic_gate2.vSimulation실습2xor_gate.vtb_xor_gate.vSimulation실습3four_bit_xor.vtb_four_bit_xor.vSimulation3 ... 따라서 변수 a에는 0이 할당되어 a값은 0이 될 것이다.4) In-Lab 실습1~실습3 과제를 Verilog HDL 언어로 코딩하고 simulation 단계까지 실행실습1logic_gate2

  리포트 | 24페이지 | 2,000원 | 등록일 2024.09.08

  다운로드 장바구니
• 

  Term_Project_보고서_1조

  름학 과전자공학과ALUs (Arithmetic logic units)를 이용한 6-bit 계산기 설계0. ... Term ProjectSubject : 기초전자회로 및 실험 1 Theme : ALUs (Arithmetic logic units)를 이용한 n-bit 계산기 설계담당교수학 번 및이 ... 요약 (Abstract)이번학기 프로젝트의 주제는 ALUs (Arithmetic logic units)를 이용한 n-bit 계산기 설계로 6-bit 입력을 구현하고 최대한 많은 연산을

  리포트 | 7페이지 | 1,000원 | 등록일 2023.06.22 | 수정일 2023.06.25

  다운로드 장바구니
• 

  서울시립대 전전설2 Lab-01 결과리포트 (2020 최신)

  LOGIC 0에 해당하고 1.66~3.33V가 Indeterminate region에 해당하며 3.33~5V가 LOGIC 1에 해당한다. ... 실험목적디지털 설계의 장점과 TTL gate의 특성을 이해하고 OR gate, XOR gate, 가산기 등 여러 논리회로를 디자인한 후 실제로 설계하여 실험능력을 함양한다.2. ... CMOS 출력의 경우 LOGIC 0이 0~0.05V, LOGIC 1이 4.95~5V로 거의 0V, 5V에 가깝게 나오는 것을 파악할 수 있다.CMOS 전류의 경우 입력핀에는 HIGH

  리포트 | 15페이지 | 1,500원 | 등록일 2021.09.10

  다운로드 장바구니
• 

  (A+/이론/예상결과/고찰) 아주대 논리회로실험 결과보고서 1

  기본적인 logic gate들인 AND, OR, NOT, NAND, NOR, XOR gates에 대해 알아보고, 이러한 gate들로 구성된 논리회로를 Boolean equation으로 ... 3-input NAND gate(74HC10)Logic diagramFunction tablePin configuration? ... Logic gates를 이용하여 입력에 따라 원하는 결과가 출력되는 회로를 만들 수 있다.1) 실험 과정 및 결과실험1- AND gate 실험결과결선도 [실험(1), 실험(2)]실험

  리포트 | 8페이지 | 1,000원 | 등록일 2021.10.24

  다운로드 장바구니
• 

  (A+/이론/예상결과/고찰) 아주대 논리회로실험 예비보고서1

  Basic Gates1) 실험목적1. Logic gates의 이해2. ... 논리값으로 모두 나열ex) AND gate의 진리표:Logic Gates의 도식과 불대수식기본 Logic GatesANDORNOTBUFFER확장 Logic GatesNANDNORXOR드모르간의 ... Logic 회로 구성 법칙의 이해- Boolean equation의 이해- De Morgan의 법칙 이해2) 실험이론· 기본 Logic gates에는 AND, OR, NOT, BUFFER가

  리포트 | 7페이지 | 1,000원 | 등록일 2021.10.24

  다운로드 장바구니
• 

  기초실험 XOR, XNOR 결과보고서(틴커캐드)

  이용해 3개 입력 XOR GATE 구성 및 TRUTH TABLE이 실험은 2개의 입력을 가지는 XOR GATE를 이용해 3개의 입력을 가지는 XOR GATE를 구성하고 입출력 특성을 ... 먼저, 2개의 입력을 가지는 XOR GATE를 이용해 3개의 입력을 가지는 XOR GATE를 구성할 때, 먼저 2개의 입력을 가지는 XOR GATE의 출력을 다음 입력으로 연결하여 ... 3개의 입력을 가지는 XOR GATE를 구성했다.

  리포트 | 16페이지 | 1,000원 | 등록일 2023.03.12 | 수정일 2023.11.29

  다운로드 장바구니
• 

  인하대 VLSI 설계 3주차 NAND,NOR,AND,OR

  1일 때만 Y 노드가 GND와 연결되어 0이 출력되는 Pull-down network를 구성한다. eq \o\ac(○,3) [그림 2]와 같이 Complementary CMOS Logic ... 이 사실들을 고려하여 [그림 4]의 Logic Size Ratio를 살펴보면 다음과 같다.P-network에서 A, B는 병렬이므로 Size는 4 하나와 같다.C, D의 직렬 저항 ... Logic Size Ratio: [그림 4]의 회로가 나타내는 논리식은 다음과 같다.OUT = (AB + E(C + D))’Size(W/L)는 기본적으로 PMOS가 NMOS의 2배이고

  리포트 | 12페이지 | 2,000원 | 등록일 2023.03.15 | 수정일 2023.03.21

  다운로드 장바구니
• 

  연세대학교 기초디지털실험 1주차 결과레포트

  Design Source Add & CreationAfter creating project in right path, we should make specific logic gate ... There are various kinds of gate such as AND, OR, NOT and XOR. ... Research on theoryA digital logic circuit does operation with binary signals, 0 and 1.

  리포트 | 13페이지 | 5,000원 | 등록일 2021.08.18 | 수정일 2023.01.07

  다운로드 장바구니
• 

  디지털전자회로 2021 퀴즈3 해답

  문제는 dynamic gate 뒤에 static inverter (static logic gate)를 붙인 형태의 domino gate 로 인해 해결될 수 있다. ... Dynamic gate 의 monotonicity 에 대하여 설명하고 이 조건을 만족하기 위한 방안을 제안하시오. (2 점)Dynamic gate 는 evaluation phase ... 이를 dynamic gate 의 monotonicity 라고 한다.

  시험자료 | 5페이지 | 2,500원 | 등록일 2022.11.07

  다운로드 장바구니
• 

  term project - ALUs (Arithmetic logic units)를 이용한 다기능 디지털 시계 설계

  름학 과전자공학과ALUs (Arithmetic logic units)를 이용한 다기능 디지털 시계 설계0. ... 요약 (Abstract)이번 학기 프로젝트의 주제는 ALUs (Arithmetic logic units)를 이용한 다기능 디지털 시계 설계이다. ... Term ProjectSubject : 기초전자회로 및 실험 2Theme :ALUs (Arithmetic logic units)를 이용한 다기능 디지털 시계 설계담당교수학 번 및이

  리포트 | 14페이지 | 1,000원 | 등록일 2023.06.22 | 수정일 2023.06.25

  다운로드 장바구니