"verilog 가감산기" 검색결과 41-46 / 46건

• 

  verilog 베릴로그 booth multiplier와 CLA로 구현한 자판기 (보고서,발표자료 포함)DE2-70보드 다운가능 v file 포함

  프로젝트 소개 (1) 프로젝트 목표 수업시간을 통해 배운 카운터, 가산기, 감산기, Multiplier,와 Sequential 로직을 통합적으로 이용하여 verilog ... 개수를 선택하는 switch는 기본값을 1로 하여 1개의 상품을 선택할 때에도 개수를 넣어주는 번거로움을 없앴습니다.12bit 가산기carry Look ahead 12bit 감산기carry ... 이에 같은 기능이지만 다른 구조를 갖는 adder, multiplier를 구현 후 비교해보고 나아가 이들을 이용한 실용적인 작품을 만들고자 자판기를 선택하게 되었습니다.(3) 구현내용

  리포트 | 21페이지 | 4,000원 | 등록일 2008.12.29

  다운로드 장바구니
• 

  Verilog HDL을 이용한 디지털 회로실험 사전보고서

  동기식 카운터 vs 비동기식 카운터 순차회로는 동기식 순차회로와 비동기식 순차회로로 구분할 수 있다. 동기식 순차회로는 회로 구성에 사용된 모든 플립플롭들이 하나의 공통 클럭을 동시에 공급받도록 구성된 회로를 말한다. 이에 반해 비동기식 순차회로는 플립플롭들이 서로 다..

  리포트 | 12페이지 | 9,000원 | 등록일 2008.12.25

  다운로드 장바구니
• 

  디지털 논리 실험, Half adder와 Full adder 실험 결과 보고서

  기본적으로는 실험 6의 전가산기와 같은 원리에 의해 작동하지만 AddSub 신호에 의해 가산/감산의 연산을 수행할 수 있으며, 감산의 경우에는 인버터를 통해 2의 보수를 이용해 연산을 ... 고찰입력출력CinXYCoutS0*************10111010001101101101011111실험 6에서는 Half Adder와 Full Adder의 원리를 공부하고 그 원리를 토대로 회로를 구성하고 Verilog ... 그러므로 각 전가산기가 아랫자리에서 올라오는 올림을 위하여 기다리는 시간을 줄여 주면 속도는 빨라지게 된다.자리 올림 예견 가산기(CLA : carry lock-ahead adder

  리포트 | 4페이지 | 1,500원 | 등록일 2009.07.18

  다운로드 장바구니
• 

  4bit Full Adder (4비트 전가산기 구현) Verilog Design

  자리올림(C) : Carry★ 논리식★ 논리회로★ Verilog Sourcemodule fulladder(x, y, cin, s, cn);output s, cn;input x, y, ... ★ FA( Full Adder : 전가산기 )반가산기는 2진수의 한 자릿수만 계산할 수 있다.n bit의 2진수 덧셈을 위해서는 아랫자리에서 올라온 자리올림을 함께 계산하여야 하는데 ... , 즉 두 개의 2진수 A와 B에 자리올림까지 함께 더하는 회로가 전가산기이다.★ 진리표★ K - Mapa.

  리포트 | 6페이지 | 2,000원 | 등록일 2009.11.12 | 수정일 2020.09.10

  다운로드 장바구니
• 

  [디지털시스템실험(Verilog)] 32-bit Adder-Substracter 결과보고서

  디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 결과 보고서학부 : 학번 / 이름 :실험조 : 실험일 :실험제목32-bit Adder-Substracter실험목표① 32-bit 2's Complement Unit, Subtracter, ..

  리포트 | 3페이지 | 2,000원 | 등록일 2011.10.05

  다운로드 장바구니
• 

  vhdl을 이용한 4비트 가감산기 설계(논리회로설계실험)

  전가산기 설계 후 아래 그림과 같이 4개를 직렬로 연결하고, 모드입력 M에 따라 가산/감산 모드를 결정해야 한다. ... Sources & Results ... 설계를 통하여 감가산기 입력에 따른 출력 특성을 이해할 수 있다.2. Problem Statement4비트 감가산기를 설계하기 위해서 먼저 전가산기를 설계할 수 있어야 한다.

  리포트 | 9페이지 | 2,000원 | 등록일 2009.11.12

  다운로드 장바구니