"카운터 설계" 검색결과 601-620 / 2,509건

• 

  #7 디지털실험 예비

  설계하였다.Part216bit 카운터를 아래와 같이 설계결과는 part1과 같음.- Q는 16비트를 받을 수 있고 always구문안의 조건에 변화가 생겼을 때, 1씩 더해지고 총 ... 따라서 3비트 카운터에 연동된 세그먼트 1개씩 총 8개를 설계하여 clock이 일정 횟수가 되었을 때 각각의 3bit 카운터에 ‘1’을 더하여서 세그먼트에 표시되는 Digit을 shift시켜준다 ... 16비트까지 clock에 의해 Counting이 된다.Part3.LPM을 이용한 16비트 카운터 설계[결과는 part1,2와 동일]LPM은 라이브러리의 일종이다.

  리포트 | 3페이지 | 1,000원 | 등록일 2013.12.12 | 수정일 2014.04.22

  다운로드 장바구니
• 

  타이머 설계 ( 추가 기능 포함 )

  Micro Processor 설계과제타이머 설계( 추가 기능 포함 )Timer Design2014년 12월 16일INDEX1. 서 론1.1. 설계 목표1.2. ... Time Table 및 임무분담설계에 앞서, Time Table을 작성하여 최종 발표 기한에 맞춰 구체적인 설계 계획을 수립하였다. ... 설계 과제 선정우리에게 하루 24시간은 부족하다.

  리포트 | 30페이지 | 10,000원 | 등록일 2015.06.23 | 수정일 2015.09.07

  다운로드 장바구니
• 

  논리설계및실험텀프로젝트 전자시계 제안서

  002분반(화요일)논리회로 설계 및 실험23조 Term Project 제안서 (전자시계)Dept. of Computer Science & Engineering/Pusan National ... 전자시계 제작에 관한 보고서로 Project의 목표와 달성 과제, 추진 일정과 방법 등을 설명해둔 문서이다.목표FPGA BOARD와 FLOWRIAN을 이용한 논리 회로(디지털 시스템) 설계FLIP-FLOP과 ... 오전 오후를 구분하기 위한 별도의 비트 필요.60진 카운터 : 6진 카운터와 10진 카운터를 연결하여 만든다. (10진 카운터로 10을 세면 6진 카운터에 1이 올라가는 식의 구현)

  리포트 | 6페이지 | 2,000원 | 등록일 2016.11.28

  다운로드 장바구니
• 

  디지털 기초설계 시계만들기 <제안서, 중간보고서 결과보고서, 회로도, 재료전부다있습니다)

  설계 이론Ⅰ) 6진 카운터74LS90 IC칩을 이용하여 ‘초’와 ‘분’의 10의 자릿수를 구성하는 6진 카운터를 만듭니다.Ⅱ) 10진 카운터74LS90 IC칩을 이용하여 ‘초’와 ‘ ... 설계 목표아래의 조건들을 만족하는 디지털시계 제작을 통하여, 디지털 회로의 동작 이론 숙지와 하드웨어 시스템 설계 시 고려 사항의 적용, 전체 회로 시뮬레이션, 부품 배치와 wiring ... 분’의 1의 자릿수를 구성하는 10진 카운터를 만듭니다.Ⅲ) 12진 카운터74LS90 IC칩을 2개 이용하여 ‘시’를 구성하는 12진 카운터를 만듭니다.

  리포트 | 2페이지 | 5,000원 | 등록일 2016.08.18

  다운로드 장바구니
• 

  논리회로설계실험 FlipFlop Register 예비보고서

  논리회로설계 실험 예비보고서 #7실험 6. 조합 회로 설계- Flip-flop, Register실험 목표Latch와 Flip-flop 그리고 레지스터에 대하여 알아 본다. ... 병렬입력-병렬출력의 방식은 데이터를 병렬로 입력하여 병렬로 출력하는 레지스터로 범용 입출력장치나 프린터 등에 이용한다.레지스터는 다양한 종류의 카운터를 구성하는 데 사용할 뿐 아니라 ... 여기서 Q_Bar는 Q의 반전을 의미한다.입출력 신호를 지정한 상태에서 동작적 모델링을 통하여 JK Flip-flop을 설계하여 보았다. if문을 사용하였으며 Flip-flop은 clock이

  리포트 | 6페이지 | 1,000원 | 등록일 2018.01.10

  다운로드 장바구니
• 

  VHDL실습 디지털시계, 1초 생성기, 60초 카운터 등

  초기화시 12가 되도록 한다.- 12진 카운터의 설계 소스이다. 입력이 되는 클럭은 0~11까지 카운트 하는 것을 알 수 있다. ... 설계를 위해 필요한 회로들을 파악하고 설계를 시작한다. ... RTL VIEWER 결과Top Design-Vhdl-D Component를 이용한 시계설계→ 디자인 파일 추가- 시계를 설계하기 전, 저장할 폴더 안에 지금까지 만든 초 생성기, 12진

  리포트 | 16페이지 | 3,500원 | 등록일 2015.05.30

  다운로드 장바구니
• 

  논리회로, 디지털공학, 회로 설계

  설계 ⑤：인코더와 디코더 설계 및 구현⑺ 설계 ⑥：멀티플렉서와 디멀티플렉서⑻ 설계 ⑦：코드변환기⑼ 설계 ⑧：플립플롭⑽ 설계 ⑨：비동기식 카운터⑾ 설계 ⑩：동기식 카운터⑿ 결론⑴ 시뮬레이터 ... ①：기본 논리게이트 설계 및 구현⑶ 설계 ②：불 대수와 드로르간의 정리 설계 및 구현⑷ 설계 ③：Exclusive-OR 게이트 설계 및 구현⑸ 설계 ④：가산기와 감산기 설계 및 구현⑹ ... ⑨：비동기식 카운터① 7476 IC 회로① 7476 IC 결과① 7476 IC 진리표CPDCBACPDCBA111109001021110100010311111100114111112001150000130100600001401007000115010180001160101②

  리포트 | 61페이지 | 2,500원 | 등록일 2013.10.16

  다운로드 장바구니
• 

  디지털시계 만들기 회로도

  디지털 시계 전체 블록도(1) 동기식 modulo-N 카운터 설계이제부터 카운터를 설계해 보자. 이미 modulo-6 카운터, BCD 카운터는 설계를 했었다. ... 12진 카운터 설계- 사용용도 : 시간 설정 카운터? 6진 카운터 설계- 이론 조사 시 설계.(2) 디지털 시계 회로도 및 소자 설명. ... 설 계(1) 카운터 설계?

  리포트 | 18페이지 | 2,000원 | 등록일 2015.01.22

  다운로드 장바구니
• 

  4bit up counter

  모습을 나타낸다.2번.1번의 고찰에서 설계한 4bit down counter를 ISE를 이용하여 합성하여 programming하고 ZedBoard에서 7 Segment LED 변화를 ... 업카운터와 마찬가지 원리로 동작하나 qout 이 줄어들기 때문에 그에 따라 7 Segment LED도 감소하는 변화를 나타낼 것이다. ... 0] seg_out;//seg_out 선언counter4 UUT( .clk(clk), .clr(clr), .qout(qout), .seg_out(seg_out));//UUT포트로 카운터의

  리포트 | 6페이지 | 1,000원 | 등록일 2015.03.13

  다운로드 장바구니
• 

  디지털 시스템 실험

  카운터학습목표·동기식 카운터를 설계하고 실험을 통해 동작을 확인한다. ... ·비동기식 증가형/감소형 카운터를 설계하고 실험을 통해 동작을 확인한다.실험장비소 모 품비 소 모 품·74LS86··실 험 내 용비동기식 카운터 회로 설계하기실험내용 분석T플립플롭이 ... 그것은 1Hz의 불안정한 클럭과 칩의 상태에 따라 나오는 것이기 때문에 이 현상을 제외하면 순서대로 수를 카운터했다.

  리포트 | 2페이지 | 1,000원 | 등록일 2012.07.18

  다운로드 장바구니
• 

  [기초전자회로실험2] "Asynchronous Counter / Design of Synchronous Counters" 예비보고서

  상향식 카운터의 경우 Q_bar의 출력을 이용하고 하향식 카운터의 경우 Q의 출력을 이용한다.동기식 카운터 설계과정① 동기식 카운터 설계에 필요한 시퀸스를 지정하고 상태다이어그램을 ... 실험방법 및 순서① 다음의 상태를 따르는 6-mod Gray code synchronous counter를 설계한다.② 회로를 설계하고 구성한다.③ 실험 회로는 실험 당일 날 제공 ... 이미 존재하는 IC에서 시퀀스를 얻을 수 있는 경우, 이는 거의 항상 특수 시퀀스를 설계하는 것보다 더 경제적이고 간단하다.5.

  리포트 | 7페이지 | 1,500원 | 등록일 2019.03.25 | 수정일 2019.03.29

  다운로드 장바구니
• 

  디지털시계 설계

  목차디지털시계의 블록도 7-segment Display 74LS47 - BCD to 7segment Decoder/Driver 동기식 모듈-N 카운터 설계 555타이머 후기 및 최종설계도디지털시계 ... 설계전체적으로 시계의 각 자리 별 카운터가 1이 증가하는 시점을 정리하면 다음과 같다. ... 이같은 원리에 따라 설계된 enable 출력신호 Eo 생성회로설계하고자 하는 카운터는 입력 Ei가 0일 경우에는 동작을 하지 않고 현재 값을 유지하고 있으면 된다.

  리포트 | 20페이지 | 2,000원 | 등록일 2008.08.20

  다운로드 장바구니
• 

  7490과 7447을 이용한 시계 설계 제안서 및 설계 결과보고서

  - 7490과 7447을 이용하여 시계를 설계한다. 1. 설계 비용 : 최소한의 소자 사용으로 비용의 최소화 2. ... 따라서 2진 카운터와 5진 카운터를 가지고 있는 카운터 소자이다. 최대 Count Frequency는 로 평균적으로 의 전력을 소비한다. 74LS90의 내부 구조는 다음과 같다. ... 모양 : 보기에 좋은 모양으로 설계할 것.1. 74LS47의 구조 - 74LS47은 BCD코드를 7-Segment로 출력하기 위한 Decoder로서 2진 BCD코드를 입력하였을 때

  리포트 | 20페이지 | 3,000원 | 등록일 2012.07.17

  다운로드 장바구니
• 

  [기초전자회로실험2] FPGA Board를 이용한 FSM 회로의 구현 예비보고서

  (J=K=1)- Clock에 Not 게이트가 없다.- 상승 에지에서 카운터가 되며 숫자가 줄어든다.동기식 카운터 설계과정① 동기식 카운터 설계에 필요한 시퀸스를 지정하고 상태다이어그램을 ... Description Language(HDL)을 이해하고 그 사용방법을 익힌다.② Field Programmable Gate Array(FPGA) board의 용도 및 기능을 파악하고 설계한 ... 단자에 필요한 입력을 결정한다.⑤ 각 입력에 해당하는 상태표와 카르노 맵을 작성한다.⑥ 최소항을 기반으로 각 입력에 대한 카르노맵을 부울함수로 표기한다.⑦ 위 과정을 기반으로 회로를 설계한다

  리포트 | 7페이지 | 1,000원 | 등록일 2019.03.27 | 수정일 2019.04.01

  다운로드 장바구니
• 

  VHDL실습 상태머신 설계

  RTL 뷰어를 통해 9개의 상태를 나타내기 위해 설계된 것을 볼 수 있다.gray code카운터 설계6~12 번째 줄? 입출력 포트를 정의해 주었다.15 번째 줄? ... 상태천이 조건에 의해 상태가 천이되기도 한다.(2) BCD Counter2356708491카운터를 이용하는 것이 아닌 상태머신을 이용하여 10진 카운터를 설계한다.(3) Gray Code ... RTL뷰어를 통해 내가 설계한 것을 확인할 수 있다.ADC제어기 설계6~15 번째 줄? 입출력포트를 정의해주었다.18 번째 줄?

  리포트 | 18페이지 | 2,000원 | 등록일 2019.04.20

  다운로드 장바구니
• 

  동기카운터 예비

  실험 목적:① 비동기 업카운터와 다운카운터의 설계 및 분석을하고 카운터의 모듈러스 변환을 확인하고 IC 카운터 사용과 카운트 시퀀스 절단을 확인한다.② 표를 이용해 동기 카운터 시퀀스를 ... 응용 제작에서 MSI 카운터의 사용이 가능하다면, 일반적으로 이를 사용하는 것이 가장 경제적이지만 사용 할 수 없는 경우에는 새로운 카운터를 설계해야한다.동기 카운터를 해석하는 방법은카운터의 ... 실험 방법(1) 6-mode gray code synchronous counter를 설계한다.(2) 각각의 출력 파형을 관측하고 비교한다.6. 피스파이스1) 동기 카운터7.

  리포트 | 6페이지 | 1,000원 | 등록일 2019.03.26

  다운로드 장바구니
• 

  VHDL을 이용한 디지털시계설계

  전체적인 설계 소개2. 디지털시계의 설계 이론2-1. 전체적인 디지털시계 설계2-2. 동기식 Modulo - N 카운터 설계2-3. 시간을 표시하기 위한 디코더 설계2-4. ... 디지털시계의 설계 이론1) 전체적인 디지털시계 설계◇ 오전/오후, 시, 분, 초, 시간설정기능을 나타내는 디지털시계 설계.◇ 각 카운터마다 1이 증가하는 시점이 다르기 때문에 각 카운터마다enable ... 1이 증가하는 시점이 다르기 때문에 각 카운터마다 enable 기능을 갖는 카운터를 설계해야 한다.

  리포트 | 31페이지 | 1,000원 | 등록일 2011.12.30

  다운로드 장바구니
• 

  고려대 디지털시스템실험 (7주차 Sequential Circuit)

  동기식 UP/DOWN 카운터를 설계한다.2. 카운터를 이용한 Sequential Circuit을 설계한다.(선택)기본지식1. ... 디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 및 실험디지털 시스템 설계 및 실험 2017 전기전자공학부이름 : 박정훈학번 : 2014170951실험제목Sequential ... Circuit 설계 및 구현실험목표1.

  리포트 | 6페이지 | 1,000원 | 등록일 2018.10.14

  다운로드 장바구니
• 

  10진 카운터를 이용한 100진 카운터 결과보고서

  명제10진 카운터를 이용한 100진 카운터를 설계하라. 단, 함수발생기를 사용하지 않고, 트리거발생회로를 이용하여 설계하라.2. ... - 100진 카운터 회로 -설계 회로ORCAD1) Reset 회로2) 비안정 멀티바이브레이터3) 100진 계수기1번과 2번을 3번에 결합하여 최종 설계된 회로이다.1) Reset 회로2 ... 전체 설계8.

  리포트 | 10페이지 | 3,000원 | 등록일 2013.07.01

  다운로드 장바구니
• 

  디지털 회로 실험 Term Project LED 주사위(데이터시트, 회로, 완성사진 포함)

  이론 설명 ① 6진 카운터 설계먼저 000~101을 반복하는 6진 카운터를 설계를 해야한다. ... 동작 알고리즘JK 플립플롭으로 6진 카운터를 설계한다.⇨ 기울기 센서로 클럭을 발생시킨다.⇨ 발생된 클럭을 JK 플립플롭에 넣는다.⇨ 클럭이 바뀔 때 마다 LED의⇨ ON/OFF가 ... 그 순서로 먼저 전체적인 상태도를 그린 후, JK플립플롭의 여기표를 참고하여 카르노맵을 쓰기위한 전체 여기표를 완성시킨다. 6진 카운터 설계를 위해서는 3개의 JK 플립플롭이 필요하며

  리포트 | 12페이지 | 2,000원 | 등록일 2019.02.08 | 수정일 2019.05.19

  다운로드 장바구니