"디지털논리회로실험" 검색결과 61-80 / 2,320건

• 

  홍익대_디지털논리회로실험_5주차 예비보고서_A+

  디지털 논리실험 및 설계 5주차 예비보고서실험 준비1.1 4.1 기본 실험 (2)의 전가산기 [그림 2]는 반가산기 [그림 1] 두 개와 하나의 OR 게이트로 이루어져 있다. ... 이를 ∑ = (A⊕B으로 구현했다.1.2 응용 실험 (1), (2)의 회로를 구현하시오.응용실험(1)전가산기를 두개 이용하여 두 자리 이진수 덧셈기를 구현했다. ... 이때 두번째 전가산기의Carry in에는 첫번째 전가산기의 Carry out을 연결했다.응용실험(2)응용실험(1) 회로와 거의 유사하지만 첫번째 전가산기의 Carry in에 1이 입력된

  리포트 | 5페이지 | 1,500원 | 등록일 2024.05.15

  다운로드 장바구니
• 

  서강대학교 디지털논리회로실험 7주차 결과보고서

  배경이론 및 실험방법Counter는 clock에 의해 단일 cycle을 반복적으로 수행하는 순차 논리회로이다. ... 실험목적1) CountersCounter의 구조와 동작원리를 이해한다.비동기/동기 counters2) State machine designMealy and Moore machines를

  리포트 | 12페이지 | 1,000원 | 등록일 2021.10.02

  다운로드 장바구니
• 

  서강대학교 디지털논리회로실험 9주차 결과보고서

  실험목적1) 메모리 소자들의 동작 원리와 활용 방법을 이해한다.Read Only Memory(ROM)Random Access Memory(RAM)2) Address decoding의 ... 배경이론 및 실험방법ROM이란 Read Only Memory의 약자로, 아래는 n개의 주소 신호와 b개의 데이터 신호를 갖는 ROM의 기본적인 구조를 보여준다.ROM에서는 저장된 내용이

  리포트 | 12페이지 | 1,000원 | 등록일 2021.10.02

  다운로드 장바구니
• 

  서강대학교 디지털논리회로실험 4주차 결과보고서

  배경이론 및 실험방법Multiplexer는 n개의 입력신호로부터 1개를 선택해서 출력에 연결해주는 Digital Switch이다.일반적으로 n개의 입력을 갖는 b-bit multiplexer의 ... Parity circuit는 FPGA로 회로를 구현해 알아보는데, MUX와 DeMUX 를 연결해 데이터가 어떻게 전달될 수 있는지 관찰한다. ... 실험목적1) Multiplexer의 동작원리와 활용방법을 이해한다.2) Exclusive-OR gate의 동작원리와 활용방법을 이해한다.3) Three-state 소자의 동작원리와

  리포트 | 12페이지 | 1,000원 | 등록일 2021.10.02

  다운로드 장바구니
• 

  홍익대_디지털논리회로실험_4주차 예비보고서_A+

  디지털 논리실험 및 설계 4주차 예비보고서실험 준비1.1 멀티플렉서와 부호기(encoder)의 차이를 설명하시오.멀티플렉서는 여러가지의 입력 가운데 하나를 골라 그대로 출력하지만 부호기는 ... 이를 표로 정리하면 다음과 같다.1.6 응용 실험 (2)가 4-to-1 멀티플렉서로 동작하는 원리를 자세히 서술하시오.응용 실험(2) 회로에는 3-INPUT AND 게이트가 총 4개 ... 그러므로 S0, S1 모두 1일 때 D3 값이 출력되는 것을 볼 수 있다.이 회로의 진리표는 다음과 같다.기본 실험(1)과 같은 것을 볼 수 있다.

  리포트 | 7페이지 | 1,500원 | 등록일 2024.05.15

  다운로드 장바구니
• 

  서강대학교 디지털논리회로실험 8주차 결과보고서

  실험목적1) Shift RegistersShift registers의 구조와 동작원리를 이해한다.Shift register를 활용하여 multiplier를 구성한다.2. ... 배경이론 및 실험방법Shift register란 개별적인 flip flop들의 연결에 의해 구성되는 shift register는 clock의 한 주기가 지날 때마다 연결되어 있는 register들의 ... .④ Parallel-in, parallel-out병렬로 입력되어 저장되는 모든 입력 데이터를 보여줄 수 있는 출력 신호를 갖는 회로이다.

  리포트 | 14페이지 | 1,000원 | 등록일 2021.10.02

  다운로드 장바구니
• 

  서강대학교 디지털논리회로실험 6주차 결과보고서

  배경이론 및 실험방법Sequential logic circuit(순차논리회로)는 그 출력이 현재 입력 뿐만 아니라 이전 상태들의 영향을 받는 논리회로를 의미한다. ... Latch와 flip-flop은 순차논리회로 설계의 기본이 되는 function block들이다. ... 실험목적1) Flip-flop의 종류를 파악하고 각각의 동작원리를 이해한다.SR-, D-, JK- flip-flopsSet up time과 hold time에 대해 이해한다.2) Resisters의

  리포트 | 12페이지 | 1,000원 | 등록일 2021.10.02

  다운로드 장바구니
• 

  서강대학교 디지털논리회로실험 2주차 결과보고서

  구현된 임의의 논리 함수가 최소화 될 수 있음을 확인한다.4) Wired OR logic의 특성과 활용 방법을 익힌다.5) FPGA를 이용하여 간단한 논리 회로를 구현하고 동작을 확인한다 ... 배경이론 및 실험방법Logic signal은 기본적으로 0(low)과 1(high)을 활용해 나타낸다. ... 실험목적1) TTL logic gates의 동작 방법을 익힌다.2) Logic level과 noise margins, 그리고 fanout에 대해 이해한다.3) Gates를 이용하여

  리포트 | 7페이지 | 1,000원 | 등록일 2021.10.02

  다운로드 장바구니
• 

  서강대학교 디지털논리회로실험 - 실험 2. Digital Logic Gates 예비 보고서

  디지털논리회로실험예비 보고서[2주차]실험 2. Digital Logic Gates1. ... 관련 이론1) TTL (Transistor Transistor Logic)반도체를 이용하여 구현한 논리회로의 한 종류이다. ... 실험 회로의 해석 및 예상 결과1) 과정 1-A[그림 6]의 회로에 대한 Xilinx ISE 시뮬레이션 결과는 [그림 7]과 같다.

  리포트 | 7페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

  다운로드 장바구니
• 

  디지털 논리회로 실험 8주차 D-FlipFlop 예비보고서

  디지털 논리회로 설계 및 실험예비보고서주제 : D-FlipFlop소속: 공과대학 전자전기공학부수업: X X,X XXX 교수님 XXX 조교님제출 일자: 20XX년 X월 XX일 X요일X조 ... 실험 이론디지털 시스템에서 클럭 (clock) 신호에 의해 각종 논리신호가 동작되는데, 플립플롭 역시 이 신호에 동기 되어 동작한다. ... -D 플립플롭InputOutputDCLKQ0falling01falling1(a) 논리회로 (b) 진 리 표(C) 타이밍 선도그림 5-6 SR 플립플롭을 이용한 하강 에지 트리거 D

  리포트 | 8페이지 | 1,500원 | 등록일 2021.04.22

  다운로드 장바구니
• 

  디지털 논리회로 실험 7주차 JK-FlipFlop 결과보고서

  디지털 논리회로 설계 및 실험결과보고서주제 : JK FlipFlop소속: 공과대학 전자전기공학부수업: X X,X XXX 교수님 XXX 조교님제출 일자: 20XX년 X월 XX일 X요일X조 ... LED는Q와bar { Q} 모두 불이 들어왔지만 논리상으로는 유효하지 않는 것을 알 수 있었다. 4.1.2 실험에서는 Gated S-R Latch 회로를 구성해보았는데 이 회로는 ... 실험 결과 분석이번 실험은bar {S }- bar{R} Latch를 결선하고 그 특징을 알아보는 실험이었다.bar { S}와bar{R}에 값에 따라 LED의 불빛은 잘 작동했지만 논리상으로

  리포트 | 11페이지 | 2,000원 | 등록일 2021.04.22

  다운로드 장바구니
• 

  디지털 논리회로 실험 7주차 JK-FlipFlop 예비보고서

  디지털 논리회로 설계 및 실험예비보고서주제 : JK FlipFlop소속: 공과대학 전자전기공학부수업: X X,X XXX 교수님 XXX 조교님제출 일자: 20XX년 X월 XX일 X요일X조 ... 실험 이론디지털 시스템에서 클럭 (clock) 신호에 의해 각종 논리신호가 동작되는데, 플립플롭 역시 이 신호에 동기 되어 동작한다. ... 실험 준비1) S-R Latch와bar {S }- bar{R} Latch의 동작에 대해 설명하시오.: SR NOR 래치(S-R Latch)는 가장 단순한 순차회로입니다.

  리포트 | 10페이지 | 1,500원 | 등록일 2021.04.22

  다운로드 장바구니
• 

  홍익대_디지털논리회로실험_3주차 예비보고서_A+

  디지털 논리실험 및 설계 3주차 예비보고서실험 준비1.1 기본 실험 (1)의 회로가 2-bit 복호기인 이유를 설명하시오.기본 실험 (1)의 회로는 입력 A,B를 받아 Y0, Y1, ... 다음과 같다. n개의 입력으로 들어오는 데이터를 받아 그것을 숫자로 보고 2의 n제곱 개의 출력 회선 중 그 숫자에 해당되는 번호에만 1을 내보내고 나머지는 모두 0을 내보내는 논리 ... 이 경우에 n = 2이기 때문에 2-bit 복호기라 볼 수 있다.1.2 기본 실험 (2)의 회로가 2-bit 부호기인 이유를 설명하시오.부호기는 복호기의 반대라고 생각할 수 있다.

  리포트 | 6페이지 | 1,500원 | 등록일 2024.05.15

  다운로드 장바구니
• 

  홍익대_디지털논리회로실험_9주차 예비보고서_A+

  디지털 논리실험 및 설계 9주차 예비보고서실험 준비1.1 8-bit Serial-in Parallel-out Shift Register 74164의 datasheet를 확인하고 의 ... Q1, Q2는 각각 Q2, Q3에 출력된다.2.2 기본실험 (2)기본실험(1)에서 만든 회로의 원리대로 8개의 D Flip-flop을 이어 붙인 것이 74164 칩이다. ... (2)에서 초기화 하는 과정을 자세히 서술하시오.응용실험 (2)의 회로는 D Flip-flop 4개를 이용하여 만든 링 카운터이다.

  리포트 | 6페이지 | 1,500원 | 등록일 2024.05.15

  다운로드 장바구니
• 

  홍익대_디지털논리회로실험_7주차 예비보고서_A+

  디지털 논리실험 및 설계 7주차 예비보고서실험 준비1.1 S-R Latch와 - Latch의 동작에 대해 설명하시오.Latch란 1비트의 정보를 저장할 수 있는 회로이다. ... 위 회로에선 invaild하다고 할 수 있다.= (0, 1)일 때 0이 입력되는 NAND게이트의 출력은 무조건 1이므로 다른 NAND게이트의 출력은 0이 된다. ... 그러므로 실험 결과는 기본 실험(3)과 똑같이 나올 것이다. 이때 NOT게이트에 의한 딜레이가 부족하다면 NOT게이트를 홀수개로 늘리며 실험을 계속하면 될 것이다.

  리포트 | 7페이지 | 1,500원 | 등록일 2024.05.15

  다운로드 장바구니
• 

  디지털 논리회로 실험 8주차 D-FlipFlop 결과보고서

  디지털 논리회로 설계 및 실험결과보고서주제 : D-FlipFlop소속: 공과대학 전자전기공학부수업: X X,X XXX 교수님 XXX 조교님제출 일자: 20XX년 X월 XX일 X요일X조 ... 실험에서는 순서회로인 Latch와 Flip-Flop 중 Gated D Latch와 D FLIP-FLOP, T FLIP-FLOP에 대해 알아보고 이를 응용한 회로를 구현해보았다. 4.1.1 ... 이 회로에서는 CLK가 HIGH가 될 때 Q의 값이 이전의 값의 보수값을 취하는 것을 확인 할 수 있다.2. 실험 결과 분석Gated D Latch를 결선하는 실험이다.

  리포트 | 9페이지 | 2,000원 | 등록일 2021.04.22

  다운로드 장바구니
• 

  홍익대_디지털논리회로실험_6주차 예비보고서_A+

  디지털 논리실험 및 설계 6주차 예비보고서실험 준비1.1 ALU 74181의 datasheet을 읽고 네 자리 이진수의 덧셈을 74181을 이용하여 어떻게 구현할 수 있는지 설명하시오.ALU ... 1(2)를 구현한 것이다.1011(2) – 0101(2) – 1(2) = 0101(2) 이므로 (F3, F2, F1, F0) = (1, 0, 1, 0)이 출력될 것이다.1.5 응용실험 ... (F3, F2, F1, F0) = (0, 0, 0, 1)이 출력될 것이다.이 기능을 사용하기 위해서는 (M,S3,S2,S1,S0,Cn)에 (0,0,0,0,1,0)을 입력해야 한다.실험

  리포트 | 7페이지 | 1,500원 | 등록일 2024.05.15

  다운로드 장바구니
• 

  서강대학교 디지털논리회로실험 3주차 - Decoders and Encoders

  이 간단 하지만 큰 실수를 통해 회로 실험에서는 하나하나 꼼꼼히 실험 환경을 준비해야 한다는 것 을 알 수 있었다. ... 그리고 STEP 1~3의 경우 가장 기초적이고 간단한 실험임에도 불구하고 다른 실험의 배로 시간이 걸렸는데, 이는 Cmod S6에 내장된 버튼을 PlanAhead에서 ... 이러한 실수는 이전 실험에서도 겪었었던 만큼 더욱 주의를 기울여야 한다는 것을 알 수 있었다.

  리포트 | 16페이지 | 1,500원 | 등록일 2024.08.17

  다운로드 장바구니
• 

  서강대학교 디지털논리회로실험 5주차 결과보고서

  Subtractor(감산회로)는 어떤 수의 2’s complement를 더함으로 구현하거나 subtractor의 구현을 통해 수행할 수 있다.ALUs(연산회로)는 여러 연산 및 논리 ... 배경이론 및 실험방법비교회로(Comparator)는 두 binary 수의 비교를 통해 판단하는 회로이다.Adder(가산회로)는 두 개의 1-bit를 더해 2-bit의 합을 출력한다. ... 실험목적1) Exclusive-OR회로를 이용한 비교회로의 구현 및 동작원리 이해2) 기본 gate를 이용한 half-adder 및 full-adder의 구현 및 동작원리 이해-ISE를

  리포트 | 13페이지 | 1,000원 | 등록일 2021.10.02

  다운로드 장바구니
• 

  서강대학교 디지털논리회로실험 10주차 결과보고서

  실험목적1) Digital-to-analog 변환(DAC)- Digital 신호를 analog 신호로 반환하는 회로의 동작 원리를 이해한다.- DAC IC(DAC0808)의 구동 방법을 ... 배경이론 및 실험방법DAC는 이진수 체계로 표현된 디지털 신호를 상응하는 아날로그 전압으로 전환하는데 사용되는 소자로, 이 소자는 집적회로의 형태로 공급되고 있는데, 그 기능을 파악하기 ... R-2R ladder circuit를 이용해 DAC를 나타낼 수 있는데, 회로는 다음과 같다.이 회로는 R과 2R의 크기를 갖는 저항들을 사다리형태로 배열하고 입력되는 4-bit 디지털

  리포트 | 12페이지 | 1,000원 | 등록일 2021.10.02

  다운로드 장바구니