"디지털 설계" 검색결과 61-80 / 23,958건

• 

  디지털통신시스템설계 2주차 과제

  이번 과제는 rand함수와 randn함수를 사용하여 uniform 난수와 gaussian 난수를 생성해 몇 가지 성질을 알아보는 것이 목표였다. 난수의 개수를 100, 1000, 10000개로 증가시키면서 발생한 난 수의 PDF형태를 관찰했는데 N값이 증가할수록 난수의..

  시험자료 | 5페이지 | 1,500원 | 등록일 2023.03.24

  다운로드 장바구니
• 

  디지털 시스템 설계 및 실습 전감산기 설계

  전감산기 설계 과정을 통해 조합 논리회로를 Verilog 또는 VHDL로 설계하는 방법에 대해 공부한다. ... 전감산기 설계1. 실습목적전감산기는 한 자리 이진수 뺄셈 시, 전가산기에서 더한 결과 캐리가 발생하는 것과 반대로 아랫자리에서 발생하는 빌림수를 고려해야한다.

  리포트 | 3페이지 | 1,000원 | 등록일 2020.11.02

  다운로드 장바구니
• 

  디지털 시스템 설계 및 실습 인코더 설계 verilog

  인코더 설계1. 실습 목적인코더는 2^n 개의 입력을 받아서 n개의 인코딩된 결과를 출력한다. ... 따라서 이번 실습에서는 입력에 우선순위를 두고 우선순위가 높은 입력에 대해서만 인코딩 결과를 출력하는 우선순위 인코더를 설계한다.2.

  리포트 | 4페이지 | 1,000원 | 등록일 2020.11.02

  다운로드 장바구니
• 

  아날로그 및 디지털회로설계실습 11 카운터 설계 과제

  카운터 설계 과제RS-Latch를 이용한 Chattering 방지 회로를 설계하고 원리를 설명하시오.위에 회로가 스위치가 on일 때 상황이고 아래 회로가 스위치가 off일 때 상황이다 ... (ORcad에 시간에 따른 스위치만 소자로 있어 저렇게 설계했습니다.)스위치가 on일 때 위의 1stage의 위의 NAND gate의 결과는 0, 아래의 NAND gate의 결과는

  리포트 | 1페이지 | 1,000원 | 등록일 2021.09.02

  다운로드 장바구니
• 

  디지털 시스템 설계 및 실습 패리티검사기 설계 verilog

  1. 실습목적패리티 비트는 데이터 전송 도중 오류가 발생했는지 검사하는 데 사용된다. 수신측에서는 송신 측에서 전송한 데이터에 대해 데이터에 포함된 ‘1’의 개수를 카운트하여 오류가 발생했는지 판단한다. 이 실습에서는 데이터 오류를 검사하는 데 사용되는 패리티 비트에 ..

  리포트 | 3페이지 | 1,500원 | 등록일 2020.11.02

  다운로드 장바구니
• 

  디지털 시스템 설계 및 실습 리플가산기 설계 verilog

  이용해 구조적으로 모델링 하는 설계방법을 익힌다.2. ... 이번 실습에서는 전파 지연이 없는 carry look ahead 가산기를 설계해 덧셈 결과가 출력되는 지연시간을 리플 가산기와 비교하고, module 및 컴포넌트를 생성한 후 이들을

  리포트 | 3페이지 | 1,000원 | 등록일 2021.03.24

  다운로드 장바구니
• 

  디지털 시스템 설계 및 실습 클럭 분주회로 설계 verilog

  실습목적많은 디지털 회로에서 클럭을 분주하여 사용한다. ... 클럭을 분주하는 방법은 다양하지만, 이번 실슴에서는 순차논리회로에 의해 상태를 정의하고 일정한 조건에 의해 상태가 전이되도록 클럭 분주회로를 설계함으로써 순차논리회로를 설계하는 절차를

  리포트 | 4페이지 | 2,500원 | 등록일 2021.03.24

  다운로드 장바구니
• 

  결상광학시스템설계 광각 디지털 카메라 렌즈설계 계획발표

  광각 디지털 카메라 렌즈 설계 계획발표CONTENTS 01 선정이유 및 장점 02 특허 렌즈 및 설계전략 03 렌즈 사양 04 역할 및 주차별 계획선정이유 및 장점 01 디지털 카메라를 ... F 수 2.0, 화각 64 도 , 소자 수 8 개로 , 설계 전략은 소자 수 한 개를 없애고 화각을 세밀하게 조절하고 최적화 하여 렌즈를 설계 할 예정이다 .렌즈 사양 03 렌즈구경 ... 선정된 모델의 장점특허 렌즈 및 설계전략 02 목표로 하는 카메라렌즈의 스펙인 F 수 2.0, 화각 63 도 , 소자 수 7 개를 고려하여 비슷한 범위 (F 수 2.0~2.5, 화각

  리포트 | 11페이지 | 1,500원 | 등록일 2022.12.23 | 수정일 2022.12.26

  다운로드 장바구니
• 

  디지털회로설계 제 5장 해답

  5.1 아래의 SOP형 부울 함수들에 대한 카노프 맵을 작성하라. 단, 맵에는 ‘1'로 채워지는 셀들만 표시하라.(1) F(A,B,C) = A'B'C+A'BC'+AB'C'BCA*************(2) F(x,y,z) = x′y′+xy+x′yz′→ = x′y′(z+..

  시험자료 | 11페이지 | 1,500원 | 등록일 2020.06.17 | 수정일 2020.08.10

  다운로드 장바구니
• 

  A+ 아날로그및디지털회로설계 실습 예보_카운터 설계

  리포트 | 4페이지 | 1,000원 | 등록일 2022.03.27

  다운로드 장바구니
• 

  121. (PT_전공 주제) 반도체 디지털 회로설계를 아날로그 회로 설계와 비교하고, 완성된 제품군을 각각 예시 하시오

  아날로그 회로는 이러한 기능이 제한적입니다.③ 설계 방법론: 디지털 회로 설계에는 디지털 논리 설계 기법이 주로 사용됩니다. ... 반도체 디지털 회로설계의 개념반도체에서 디지털 회로 설계란 다양한 제품을 개발하기 위해 하드웨어 기술 언어(HDL, Hardware Description Language)와 관련 설계 ... 완성된 제품군을 통해 본 디지털 회로설계와 아날로그 회로설계의 비교개관하면, 디지털 회로는 계산, 데이터 처리 등의 디지털 신호 처리에 사용되고,아날로그 회로는 신호 증폭, 필터링,

  자기소개서 | 4페이지 | 3,000원 | 등록일 2023.06.09 | 수정일 2024.06.05

  다운로드 장바구니
• 

  디지털시스템설계 신호등설계 VHDL A+자료

  1. 목 적- 주어진 조건을 만족하는 Traffic Lights System을 구현한다.3. 구현① WOONG.vhdieee라이브러리 중 ieee.std_logic_1164 참조. WOONG component의 entity를 설정한다. CLK RST SIG_VSIG_P..

  리포트 | 8페이지 | 2,500원 | 등록일 2020.09.09 | 수정일 2020.12.10

  다운로드 장바구니
• 

  디지털 회로 응용 - 조합논리 회로의 설계

  과제 1. 입력이 3개, 출력이 1개인 회로에서 입력의 1이 0보다 많으면 출력이 1, 기타는 출력이 0이 되도록 회로를 구성하시오. (majority 함수)과제 2. 3비트 이진수가 3보다 작을 때는 출력이 1, 기타는 0이 되는 회로를 구성하시오.과제 3. 3비트의..

  리포트 | 6페이지 | 2,000원 | 등록일 2022.12.05

  다운로드 장바구니
• 

  123. (전공_PT 주제) 반도체 디지털 회로설계 에 있어서 HDL 코딩, 시뮬레이션, 디지털 회로 합성, 포스트 시뮬레이션의 직무를 비교하시오.

  반도체 디지털 회로 설계의 개념반도체 디지털 회로 설계는 다양한 제품을 개발하기 위해 하드웨어 기술 언어(HDL)와 설계 도구를 사용하여 회로를 설계하고, 시뮬레이션과 합성을 통해 ... 반도체 디지털 회로 설계의 직무HDL 코딩HDL 코딩은 반도체 디지털 회로 설계에서 사용되는 개념으로, 회로의 동작을 기술하는 언어입니다. ... 반도체 디지털 회로 설계시의 상기 직무간 비교공통점모두 반도체 디지털 회로 설계의 단계를 포함하며, 전체적인 설계 프로세스의 일부로 간주됩니다.모든 단계에서 HDL(Hardware

  자기소개서 | 4페이지 | 3,000원 | 등록일 2023.06.09

  다운로드 장바구니
• 

  아날로그 및 디지털회로설계실습 11 카운터 설계 예비 리포트

  설계실습 11. ... 이번 보고서에서는 이런 카운터들을 설계하고 주파수를 알아보고 reset회로를 설계하고 연결해 16진 카운터로 10진 카운터를 만드는 등 카운터에 대해 학습했다.실험결과4진 비동기 카운터이론부의 ... . 4진 비동기 카운터를 설계할 때는 1MHz의 구형파를 인가할 때 Q1신호와 Q2신호의 주파수를 알아보았고 8진 비동기 카운터를 설계할 때는 스위치를 연결하고 스위치를 누를 때 마다

  리포트 | 6페이지 | 1,000원 | 등록일 2021.09.02

  다운로드 장바구니
• 

  디지털집적회로 inverter 설계도 및 시뮬레이션 결과

  Digital Integrated Circuits0.

  리포트 | 9페이지 | 2,500원 | 등록일 2023.01.30

  다운로드 장바구니
• 

  아날로그 및 디지털 회로 설계 실습 결과보고서11 카운터 설계

  아날로그 및 디지털 회로 설계 실습-실습11. 카운터 설계-학 과 :담당 교수님 :제출일 :조 :학번 / 이름 :11-4. ... 설계실습 방법비동기 8진 카운터 설계(D) 버튼을 한 번씩 눌러 가면서 카운터가 정상적으로 동작하는 지 확인, 그 결과를 제출한다. ( Chattering 방지 회로 추가하여 설계한 ... (B) 설계실습 계획서를 참고하여 16진 동기 카운터를 결선한다.16진 동기 카운터를 위와 같이 설계하였다.

  리포트 | 11페이지 | 2,000원 | 등록일 2023.09.05 | 수정일 2023.10.24

  다운로드 장바구니
• 

  아날로그 및 디지털 회로 설계 실습 결과보고서12 Stopwatch설계

  아날로그 및 디지털 회로 설계 실습-실습12. Stopwatch 설계-학 과 :담당 교수님 :제출일 :조 :학번 / 이름 :12-4. ... 이 설계실습을 통하여 배운 점과 느낀 점 그리고 앞으로 개선할 점 등에 대하여 논한다. ... 설계실습 방법기본적인 클럭 생성 회로 및 카운터 회로 테스트Fucntion generator를 이용하여 사용하고자 하는 1Hz의 Clock 신호를 만들어낸다.

  리포트 | 13페이지 | 2,000원 | 등록일 2023.09.05 | 수정일 2023.10.24

  다운로드 장바구니
• 

  아날로그 및 디지털회로 설계 실습 stopwatch 설계_결과보고서

  아날로그 및 디지털 회로설계 실습- 실습 12 결과보고서stopwatch 설계12-4. ... 따라서 59초를 넘어가면 분이 1씩 증가하도록 하여 최종적으로 0분 00초에서 9분 59초까지 작동되도록 설계하였다. ... 설계실습 방법12-4-1 기본적인 클럭 생성 회로 및 카운터 회로 테스트(A) Function generator를 이용하여 사용하고자 하는 1Hz의 clock 신호를 만들어낸다.

  리포트 | 6페이지 | 1,000원 | 등록일 2023.10.30

  다운로드 장바구니
• 

  디지털 회로 실험 및 설계 - ADC(Analog to Digital Converter) 실험 2

  디지털회로실험및설계 결과 보고서 #7( ADC(Analog-to-Digital Converter) 실험 )과 목담당교수제 출 일학 번이 름1. 회로도2. ... 실험 결과 분석- 실험 결과는 아날로그 신호를 디지털 신호로 바꿔주는 ADC0809를 통하여 이론값과 매우 유사하게 잘 나왔다.2) Vin=3V일 때, Vref+ = 3V와 5V 했을 ... 물론, 우연치 않게 소수점 한자리 수준으로 딱딱 떨어지는 전류의 값도 측정 되겠지만 대부분 디지털 멀티미터에 측정되는 전류의 값을 보면, 소수점 셋째 자리까지 나타나게 되는데, 그

  리포트 | 5페이지 | 3,000원 | 등록일 2023.09.22 | 수정일 2023.09.24

  다운로드 장바구니