"멀티플렉서 방식" 검색결과 61-80 / 228건

• 

  조합회로 설계 예비보고서

  .- 어떤 정보의 두 개의 표현 방식(transcription)을 비교하여 크기, 순서, 특성 등에 차이가 있는지 없는지 또 컴퓨터 내의 기억 형태(storage), 산술 연산(arithmetic ... 이 경우 일치는 H(high) 상태이고, 불일치는 L(low) 상태로 표시하는 것이 보통이다.(2) MUX(Multiplexer)- 멀티플렉서는 여러 개의 입력선 중에서 하나를 선택하여 ... 따라서 멀티플렉서는 많은 입력선들 중 하나를 선택하여, 선택된 입력선의 2진 정보를 출력선에 넘겨주기 때문에, 다중화기 또는 데이터 선택기(data selector)라고 부르기도 한다

  리포트 | 5페이지 | 1,000원 | 등록일 2014.07.25

  다운로드 장바구니
• 

  통신매체이론) 신호의 변환과 유형, 정보전송방식, 통신시스템의 구성요소와 기능

  통신 프로세서(통신처리기)1) 모뎀2) DSU3) 멀티플렉서4) 전위처리기5) 인터네트워크 처리기6) 사설교환기(PBX)5. 통신 소프트웨어통신매체이론I. ... 정보전송방식1. 동기화방식에 따른 분류1) 비동기식 전송방식2) 동기식 전송방식2. 데이터 전송방향에 따른 분류3. 데이터 전송방법에 따른 분류1) 직렬 전송2) 병렬 전송Ⅲ. ... 비트동기 방식이 있다.동기식전송방식2) 데이터 전송방향에 따른 분류데이터를 전송하는 방향에 따라서 단향식방식, 반이중방식 그리고 전이중방식으로 나누어 볼 수 있다.데이터 전송방향에

  리포트 | 12페이지 | 3,500원 | 등록일 2011.10.26

  다운로드 장바구니
• 

  디지털공학실험(디지털시계프로젝트) A+받은 자료입니다

  4개로 구성되어 있으며, 이렇게 내부에 들어있는 JK Flip-Flop을 통해서 74ls48 Decoder 와 7-Segment로 구성되어 있는하위 자리와 상위 자리를 구분지어 멀티플렉서 ... 클록과의 동기 방식에 따라 비동기 카운터/동기식 카운터로 분류 된다.(이번 프로젝트에서 사용하게 된 74ls93은 16진 비동기식 카운터이다? ... Decoder를 통해, 7-segment에 숫자 표시위와 같은 방식으로, 계속 Carry 신호를 분 단위, 시간단위의 Clock 신호로 연결을 하면 된다.이번 프로젝트는 초단위 디지털

  리포트 | 14페이지 | 5,000원 | 등록일 2018.09.16 | 수정일 2020.12.22

  다운로드 장바구니
• 

  ACD설계[발진 회로를 이용한 Analog to Digital Converter 구동방식에 대하여 연구해 보고 실제 회로를 구성하여 그 결과를 검토해 본다.]

  후자의 방식으로는 계수방식·부호판방식이 있다. 가정용 적산전력계도 AD변환을 이용한 것이다. ... AD 컨버터를 절약하기 위해 복수 개의 아날로그 입력을 하나의 AD 컨버터에 가하는 경우가 있다.단, 이것에는 아날로그 멀티플렉서가 필요한데, 아날로그 멀티플렉서(Analog multiplexer ... 물론 단일의 아날로그 입력일 경우, 아날로그 멀티플렉서는 필요 없고 또한 샘플 홀드 회로가 필요 없는 적분형이나 병렬 AD 컨버터도 있다.③ 윈브릿지 발진회로Wien-Bridge 회로에서

  리포트 | 8페이지 | 1,000원 | 등록일 2014.02.02

  다운로드 장바구니
• 

  UART, AD 컨버터 예비보고서

  .- 시리얼 기반의 통신 방식으로 일반적으로 RS232 프로토콜을 통해 원격지와 통신을 지원하는 방식이며 UAR는컴퓨터에게 RS-232C DTE 인터페이스를 제공함으로써, 모뎀이나 ... Mode Noise Canceler(2) ATMega128 A/D 컨버터 레지스터- ADMUX (ADC Multiplexer Selection Register)* A/D 컨버터 멀티플렉서 ... 제어 및 상태 레지스터 A- ADCH, ADCL* A/D 컨버터 데이터 레지스터(3) ADMUX (ADC Multiplexer Selection Register)- A/D 컨버터 멀티플렉서

  리포트 | 13페이지 | 1,500원 | 등록일 2015.11.23

  다운로드 장바구니
• 

  결과보고서 #5

  실험 목표멀티플렉서와 산술 논리 연산 장치의 기본개념에 대해 이해한다. ... 우리는 먼저 프로시저를 한 종류만 쓰도록 코드를 간소화 한다음 작은 수에서 큰 수를 뺄 경우에 2의 보수를 취하는 방법과 제일 앞에 부호를 결정하는 비트를 붙혀주는 방식으로 이 문제를

  리포트 | 7페이지 | 2,000원 | 등록일 2016.05.13 | 수정일 2021.07.28

  다운로드 장바구니
• 

  실험4, UART, A/D 컨버터 결과보고서 마이크로프로세서 실험 및 설계

  ATMega128의 A/D 컨버터(1) ATMega128의 A/D 컨버터- 8채널 10비트 분해능의 축차비교형 A/D 컨버터- 모두 포트F와 동일한 단자를 사용- MCU내부의 아날로그 멀티플렉서에 ... UART< UART >- Universal Asynchronous Receiver / Transmitter- 병렬 및 직렬 방식으로 데이터를 번역하는 컴퓨터 하드웨어의 일종.일반적으로 ... EIA RS-232, RS-422, RS-485와 같은 통신 표준과 함께 사용.U=범용→ 자료 형태나 전송 속도를 직접 구성할 수 있고 실제 전기 신호 수준과 방식(차분 신호)이

  리포트 | 7페이지 | 2,000원 | 등록일 2015.09.20

  다운로드 장바구니
• 

  전자공학실험1 예비(7장)

  (a) CC 형 : ‘on'은 1의 출력 -> 능동 ’1‘ 방식(b) CA 형 : ‘on'은 0의 출력3. ... 디코더와 멀티플렉서]( 개 정 판 )실험 7. ... 디코더와 멀티플렉서목적디코더와 디멀티플렉서의 기능과 동작원리, 7-segment 디코더의 동작 원리를 익이호 7-segment LED에 display하는 모양에 따라 디코더를 설계할

  리포트 | 8페이지 | 1,000원 | 등록일 2012.04.08

  다운로드 장바구니
• 

  실험4. 논리 게이트와 부울 함수의 구현 예비

  .◎ 부울 대수를 사용한 논리회로의 표현방식 및 등가회로를 익힌다.□ 이 론NOT 게이트는 하나의 입력과 출력을 가지며, 논리적 부정 연산을 행하는데 논리적 부정을 나타내는 표준적 ... 종류로는 반가산기, 전가산기, 반감산기, 디코더, 인코더, 멀티플렉서, 디멀티플렉서 등이 있다.1) 반가산기(Half-Adder,HA) : 2개의 비트 X,Y를 더한 합 S와 자리올림 ... 멀티플렉서의 크기가 입력선의 개수로 정해지는 2n × 1장치이다.5) 디멀티플렉서(Demultiplexer) : 한 개의 입력을 받아들여서 n개의 선택선에 의해 조절되는 2n개의 출력을

  리포트 | 7페이지 | 1,000원 | 등록일 2013.02.02

  다운로드 장바구니
• 

  인터넷과 정보통신 네트워크

  복조 : 전화선을 통해 수신한 아날로그 신호를 다시 디지털 신호로 변환한다 . ▶ 멀티플렉서 : 단일의 통신 채널이 동시에 많은 단말기에서 전송하는 데이터를 처리할 수 있도록 하는 ... 패킷 스위칭 (Packet-Switching) 메시지를 패킷 단위로 분리하여 보내는 전송 방식 패킷을 전송 할 때 트래픽이 덜 붐비는 경로로 데이터를 전송 = 매번 패킷의 전송 경로가 ... 8 비트씩 4 부분으로 10 진수로 표시 16 비트씩 8 부분으로 16 진수로 표시 주소개수 약 43 억 개 거의 무한대 주소할당 비효율적 효율적 품질제어 Best effort 방식

  리포트 | 36페이지 | 2,500원 | 등록일 2016.12.26

  다운로드 장바구니
• 

  [VerilogHDL] CLA를 이용한 16bit 산술논리장치(ALU) 설계

  .■ 개념설계산술논리장치(ALU)는 입력신호 A, B는 다수의 논리회로와 멀티플렉서(Multiplexer, MUX)를 결합한 회로로 멀티플렉서의 Control Signal인 S0, ... Adder, CLA)는 가수와 피가수의 덧셈에 의해 부분합(sum)을 구하는 동신에 전 자리의 올림수(carry)계산을 독립으로 하고, 부분합과 올림수를 더해서 가산속도를 향상시키는 방식으로

  리포트 | 6페이지 | 3,500원 | 등록일 2015.08.02

  다운로드 장바구니
• 

  디지털실험 예비 #2

  따라서 “0”을 입력하면 “1”, “0”으로 최종 “0”이 출력되고, “1”을 입력하면 같은방식으로 “1”이 최종출력된다. ... 멀티플렉서, 플립플롭디지털 실험이명진 교수님금(09:00 ~ 13:00)[과 MT 참석자]2007122043 김병주Due date - 2012.03.23. (금)4.

  리포트 | 3페이지 | 1,000원 | 등록일 2013.12.12 | 수정일 2014.04.22

  다운로드 장바구니
• 

  실험8. 인코더와 디코더 회로 예비

  멀티플렉서와 디멀티플렉서를 이용하여 1개의 선로를 통한 4대의 전화를 연결하는 개략도를 작성하라.X0 -X1 -X2 -X3 -- Y0- Y1- Y2- Y34 × 1MUX1 × 4DeMUXS0 ... ××1011×××××××1100×××××××1101×××××××1110×××××××1111×××××××입력 받은 A,B,C,D에 의해 7-세그먼트의 LED가 켜져 숫자가 구현되는 방식이다

  리포트 | 6페이지 | 1,000원 | 등록일 2013.02.02

  다운로드 장바구니
• 

  컴퓨터 시스템 구조 7장 연습문제

  멀티플렉서들로 가는 네 개의 입력은 각각 몇 비트인가? 12 비트c. 멀티플렉서 하나는 몇 개의 입력을 가지며, 이러한 멀티플렉서는 몇 개가 필요한가? ... 메모리 매핑은 programmable logic device(PLD)라 불리는 집적 회로 방식으로 흔히 실현된다. ... 마이크로 명령어 : 마이크로 프로그램 방식의 제어 장치를 마이크로 프로그램 된 제어 장치(microprogrammed control unit)라 한다.

  리포트 | 4페이지 | 1,000원 | 등록일 2011.12.02

  다운로드 장바구니
• 

  [Flowrian] 최대공약수 계산기의 Verilog 설계 및 시뮬레이션 검증

  레지스터, 멀티플렉서와 비교기와 뺄셈기 등의 모듈들로 구성된다.각 모듈들에 대하여 동작 원리를 설명하였고, 레지스터 전송 수준에서 설계된 Verilog 소스를 공개하였으며, 테스트벤치로 ... 시뮬레이션으로 검증한다.논리회로도 구조는 데이터패스만으로 구성되어 매 클럭 마다 반복계산을 하여 최대공약수를 구하는 방식으로 설계되었다. ... 본 설계는 최대공약수 (GCD, Greatest Common Divisor)을 계산하는 모듈을 레지스터 전송수준과 구조수준의 두가지 방식으로 에서 Verilog 언어을 사용하여 설계하고

  리포트 | 28페이지 | 2,500원 | 등록일 2011.09.05

  다운로드 장바구니
• 

  이동통신, video on Demand

  DAB 멀티플렉서의 용량은 고정적이어서 오디오 코덱 효율이 늘어날수록 더 많은 수의다는 측면에서 바람직해 보인다. ... 저속의 디지털 채널들은 가입자로부터 전화국으로만 단일방향의 신호전달방식으로 구성되며, 영상정보채널은 4분의 진폭변조인 QAM 방식을 사용한다. ... 이러한 상 황 속에서 다양한 서비스에 대한 유료 채널 방식은 필연적인 것이고 이러한 유료 방식의 표준에 대한 부분이 유럽 DVB 서비스에 있어서 작지 않은 문제로 떠오르고 있다.가장

  리포트 | 19페이지 | 7,000원 | 등록일 2013.08.10 | 수정일 2021.12.11

  다운로드 장바구니
• 

  [Flowrian] Add-Shift 방식 곱셈기의 Verilog 설계 및 시뮬레이션 검증

  본 설계는 Add-Shift 방식 곱셈기의 구조에 따라 레지스터 전송수준에서 Verilog 언어로 설계한다. ... 논리회로도 구조에는 승수와 피승수를 저장하고 시프트 하기 위한 2개의 8비트 시프트 레지스터, 곱셈 결과를 저장하는 8비트 레지스터, 8비트 덧셈기, 2입력 멀티플렉서, 곱셈 종료를

  리포트 | 23페이지 | 2,500원 | 등록일 2011.09.03

  다운로드 장바구니
• 

  멀티플렉서와 디멀티플렉서

  않았습니다. parallel adder는 여러 개의 자릿수로 구성된 2진수를 더하는 경우 2개의 같은 자릿수끼리 동시에 더하고 여기서 생기는 자리 올림수를 다음단 전가산기에 연결하는 방식입니다 ... 실험의 목표-멀티플렉서와 디멀티플렉서의 이론적 원리와 구조를 이해하고 설계할 수 있다.(1) 사전에 멀티플렉서와 디멀티플렉서의 이론적 원리를 회로구조와 진리표를 분석하여 이해한다.( ... 2) 실험 1의 (1)(2) 와 (3)을 통해서 NAND gates와 Inverter를 이용해 구성한 멀티플렉서와 멀티플렉서IC인 74HC153을 이용해 구성한 멀티플렉서를 각각 구성해보고

  리포트 | 14페이지 | 1,000원 | 등록일 2010.12.20

  다운로드 장바구니
• 

  운영체제 연습문제 풀이

  채널의 종류로는 선택 채널(selector channel), 멀티플렉서 채널(multiplexor channel), 블록 멀티플렉서 채널(block multiplexor channel ... (multiplexer) 채널 : 일시에 여러 장치들을 연결하여 처리하고 주로 터미날, 카드 판독기,프린터 같은 저속의 장치들을 연결.- 블럭 멀티플렉서(block multiplexer ... 실제 입출력하는 과정을 설명하시오.- 선택(selector) 채널 : 한 순간에 하나의 주변 장치만을 선택하여 연결하여 처리하고 주로 디스크나 드럼과 같이 고속인 장치들을 연결.- 멀티플렉서

  리포트 | 6페이지 | 1,500원 | 등록일 2011.04.03

  다운로드 장바구니
• 

  먹스 결과레포트

  일반적으로 STDM(통계 시분할방식)이나 TDM(시분할방식)을 채용하여 통신 채널을 공유하며, 모뎀과 단말기 사이에 설치된다.그 동안 19.2kbps에서부터 56kbps급까지 지원, ... 여러 개의 출력 중에서 하나를 선택하여 입력을 연결시키므로 분배기라고도 한다. 1/n 디멀티플렉서는 하나의 입력과 2n개의 출력을 가지며, 2n개의 출력선 중에서 하나를 선택하기 위한 ... 단점 때문에 최근에는 고속전송 구간의 확보는 물론 전화·팩스·화상회의 시스템 등 각종 통신망을 데이터 통신망과 결합시켜 혼합 운용해주는 T1급 먹스가 일반화된 추세이다.DEMUX멀티플렉서와

  리포트 | 4페이지 | 1,000원 | 등록일 2011.04.25

  다운로드 장바구니