"시립대 전전설1" 검색결과 61-80 / 303건

• 

  시립대 전자전기컴퓨터설계실험1 10주차 결과리포트

  대부분의 경우에 오차가 발생했지만 실험1을 통해 주파수가 증가할수록 커패시터의 임피던스는 커져서 커패시터 양단에 걸리는 전압은 감소한다는 사실은 확인할 수 있었다.실험 2 고찰- RL ... (x축→, y축→voltage gain) 단, 공진의 경우인 에 대해서 추가한다.* 시간이 부족하여 사진을 촬영하지 못했습니다.주파수(hz)050010001500186820002500최대값 ... 1] 그림 1에서 입력전압을 와 같이 가한다.

  리포트 | 17페이지 | 1,000원 | 등록일 2021.04.16

  다운로드 장바구니
• 

  전전설1 8주차 (비대면,예비,전자전기컴퓨터설계실험) - 테브난, 노턴의 정리 및 최대전력전달

  -1.36-2-2.2-2.4-2.58-2.62-2.75-2.8-3.5I_L[A]-3m2.405m2.007m1.714m1.502m1.336m1.2m1.092m1.002m923.08u632.58u352.94uP ... 전전컴설계실험 1실험 제9주테브난, 노턴의 정리 및 최대전력전달1.개요2.예비보고서3.실험내용4.토론5.결론6.참고문헌1. 개요가. ... 있다.i1,i2를 변수로 해서 KVL을 적용하는 메쉬 해석법으로 I1,I2를 계산해서 voc를 구해보자.Answer)1k//2k+1k//2k 이므로 , 총 Rth=(4/3)k옴 임을

  리포트 | 14페이지 | 1,000원 | 등록일 2021.06.20

  다운로드 장바구니
• 

  시립대 전자전기컴퓨터설계실험1 7주차 예비리포트

  참고문헌2018 전전설1 교안회로이론 11판 ... 연산증폭기의 입력저항이 무한대이기에 입력단자로 전류가 유입될 수 없다. 즉 그림1에서 입력저항은 무한대이면서, 그 양단 전압은 영이 됨을 유의해야 한다. ... ) 실험목적나) 실험이론1) 이론적 배경2) 반전 증폭기3) 비반전 증폭기4) 미분기5) 적분기6) 전압팔로워(voltage follower)7) 반전가산기(Adder)실험 장비 및

  리포트 | 15페이지 | 1,000원 | 등록일 2021.04.16

  다운로드 장바구니
• 

  전전설1 1주차 (비대면,예비,결과,전자전기컴퓨터설계실험) - DC 회로 계측 실험

  전전컴설계실험 1실험 제1주DC 회로 계측1.개요2.예비보고서3.실험내용4.토론5.결론6.참고문헌1. 개요가. ... 예비보고서[1-1] 아래에 있는 저항의 값들이 어떻게 되는가? ... 1) 주황,주황,갈색,은색주황,주황,갈색 => (3*10+3)*10=> 330(Ω)은색은, +-10%의 오차를가진다는 의미로서, (330-33)

  리포트 | 14페이지 | 1,000원 | 등록일 2021.06.20 | 수정일 2021.06.30

  다운로드 장바구니
• 

  시립대 - 전자전기컴퓨터설계실험 1주차 예비리포트

  제 1주차 예비 리포트실험제목: 개요와 계측기 1 (전압전류원, DVM)목차서론(1) 실험 목적(2) 실험 이론직류 전원의 공급기의 동작 원리 및 사용 방법멀티미터의 사용 방법저항/ ... Ω/F : 오른쪽 위와 중간 단자 이용▶ AC/DC voltage in Volts (V) : 오른쪽 위와 중간 단자 이용-측정하고자하는 부분에 병렬로 멀티미터 연결 (내부저항 무한대) ... 단, 단위는 μH임)▶ Chip inductor : chip resister와 동일 (단, 단위는 μH임)실험 장비 및 재료-실험 장비-디지털 멀티미터 Agilent 34405A-전원공급기

  리포트 | 9페이지 | 1,000원 | 등록일 2021.04.12

  다운로드 장바구니
• 

  (서울시립대 전전설3) [종합2등(A+), 성적증명] 6주차 결과레포트+MATLAB코드+실험데이터 - Various Diode Characteristics

  Exper. 1) PN DiodeR=10Ω,-10 ... 이하 Figure 1과 동일하다.II.2.Exper. 2) Zener DiodeR=50Ω,-10 ... 이하 Figure 1과 동일하다.II.3.Exper. 3) Light Emitting DiodeR=330Ω,-5

  리포트 | 7페이지 | 3,000원 | 등록일 2021.12.31 | 수정일 2022.01.06

  다운로드 장바구니
• 

  시랍대 - 전자전기컴퓨터설계실험 9주차 예비리포트

  w0 인 critical damped 인 경우)(c) R = 33Ω , L = 3.3mH , C = 2.2uF ( α < w0 인 under damped 인 경우)참고 문헌2018 전전설 ... 즉, 정상상태에 도달하면 캐패시터에는 전 류가 흐르지 않으므로 캐패시터는 저항 값이 무한대인 저항과 동일하다.스위치가 닫힌 직후 스위치가 닫히고 나면 저항과 캐패시터가 직렬로 연결된 ... 교안CADENCE대학물리학 2판연세대학교 대학물리학 실험실 홈페이지

  리포트 | 11페이지 | 1,000원 | 등록일 2021.04.16

  다운로드 장바구니
• 

  시랍대 - 전자전기컴퓨터설계실험 6주차 예비리포트

  참고문헌2018 전전설 교안옥타브온라인회로이론 11판 ... (Function Generator가 두 대 필요함)Vs1(t) = 2cos(2π*1000t) [V],Vs2(t) = 2cos(2π*(1000+Δf)t) [V] 일 때,Δf가 –10 ... 1) Superposition 방법을 이용하여 I1, I2의 값을 구하시오.I1, I2 동일3) 두 Sinusoidal Waveform의 Superposition3-1) Vs1(t)

  리포트 | 10페이지 | 1,000원 | 등록일 2021.04.16

  다운로드 장바구니
• 

  서울시립대 전전설3 7주차 결과 보고서

  시험자료 | 7페이지 | 2,000원 | 등록일 2024.07.15

  다운로드 장바구니
• 

  서울시립대 전전설3 9주차 결과 보고서

  시험자료 | 8페이지 | 2,000원 | 등록일 2024.07.15

  다운로드 장바구니
• 

  서울시립대 전전설3 3주차 예비 보고서(ㅂㄱㅎ교수님)

  시험자료 | 10페이지 | 1,500원 | 등록일 2024.07.15

  다운로드 장바구니
• 

  서울시립대 전전설3 4주차 예비 보고서

  2 kHz가 되기 위한 R1값을 구하세요.b) a)에서 R1과 C1 값을 이용하여 Fig. 5(b) 회로를 LTspice에서 구현하세요. ... 1) 1차 active low-pass filtera) Fig. 5(b) 회로의 전달함수가 로 계산됨을 이용하여, C1 = 100 nF일 때 Fig. 5(b) 회로의 cutoff frequency가 ... 회로를 LTspice에서 구성하세요.c) RL = 1 kΩ일 때, 1)-c)의 1차 active low-pass filter에 대한 Bode gain plot과 2)-b)의 2차 active

  시험자료 | 11페이지 | 1,500원 | 등록일 2024.07.15

  다운로드 장바구니
• 

  서울시립대 전전설3 5주차 예비 보고서

  예비 보고서1) Finite open-loop gain and bandwidtha) Texas Instruments에서 제공하는 uA741의 datasheet에서 open-loop ... GB의 typical value를 찾아서 캡쳐하세요.b) R1 = 10 kΩ로 하여 Fig. 2(b)의 inverting amplifier 회로를 LTspice 상에서 구현하세요.c ... limitationa) Texas Instruments에서 제공하는 uA741의 datasheet에서 slew-rate의 typical value를 찾아서 캡쳐하세요.b) LTspice 상에서 R1

  시험자료 | 12페이지 | 1,500원 | 등록일 2024.07.15

  다운로드 장바구니
• 

  서울시립대 전전설3 5주차 결과 보고서 Op-amp 2

  1) 실험 1 : Finite open-loop gain and bandwidtha) uA741을 이용하여 예비보고서의 1)-b) 항목의 inverting amplifier 회로를 ... 결과 보고서1) Experimental Results : 아래 질문에 답하기 위하여 데이터를 정리하세요. ... 변화시키면서, 각 주파수에 따른 magnitude와 phase shift를 측정 하고 기록하세요.e) R2 = 100 kΩ인 경우에 대해 a)–d)를 반복하세요.참고 : 실험 2에서도 R1

  시험자료 | 7페이지 | 2,000원 | 등록일 2024.07.15 | 수정일 2024.07.17

  다운로드 장바구니
• 

  서울시립대 전전설3 6주차 예비 보고서

  예비 보고서1) pn diodea) 1N4004의 datasheet에서 다음의 값을 얻으세요.• DC breaking voltage• Forward voltage drop• Reverse ... 이제 vI를 −2.5 V에서 2.5 V까지 0.01 V 간격으로 DC sweep하여 iD-vD 그래프를그리세요.참고 1: LIB 확장자인 1N4004의 spice model도 활용 ... currentb) 1N4004의 spice model을 찾아서 LTspice에 추가하고, LTspice를 이용하여 R = 10 Ω로 하고 Fig. 7의회로를 구성하세요.

  시험자료 | 11페이지 | 1,500원 | 등록일 2024.07.15

  다운로드 장바구니
• 

  서울시립대 전전설3 7주차 예비 보고서

  예비 보고서1) Half-wave rectifier and peak detectora) 1N4004 spice model을 이용하여 LTspice 상에서 Fig. 3(a)의 half-wave ... rectifier circuit을 구성하세요.b) a)의 회로에서 R = 100 Ω, 1 kΩ, 10 kΩ인 경우에 대해 입력 전압 vI이 2 Vp−p, 100 Hz 인 sine ... 그리세요.c) a)의 회로에서 10 µF의 capacitor를 추가하여 Fig. 9(a)의 peak detector circuit을 구성하세요.d) c)의 회로에서 R = 100 Ω, 1

  시험자료 | 13페이지 | 1,500원 | 등록일 2024.07.15

  다운로드 장바구니
• 

  서울시립대 전전설3 9주차 예비 보고서 Diode 3

  예비 보고서1) pn 접합 diode를 이용한 voltage regulatora) 1N4004의 spice model을 이용하여, LTspice 상에서 Fig. 2(a)의 voltage ... (R = 1kΩ로 하세요.) ... (R = 1 kΩ로 두고, 부하단은 open시키세요(즉, RL = ∞).)c) a)의 회로에 12 V의 DC 신호를 입력 전압으로 인가하고, 부하 저항값을 RL을 1 kΩ, 10 kΩ

  시험자료 | 16페이지 | 1,500원 | 등록일 2024.07.15 | 수정일 2024.07.17

  다운로드 장바구니
• 

  서울시립대 전전설3 12주차 예비 보고서 MOSFET3

  예비 보고서1) Source resistor가 없는 CS amplifiera) Fig. 7에 도식화된 CS amplifier 회로에서, 다음의 characteristic parameters의 ... LTspice time-domain 시뮬레이션을 통해 open-circuit voltage gain Av0을 계산하세요f) b) 항목의 회로에서 Fig. 8과 같이 Rsig = RG1

  시험자료 | 11페이지 | 2,000원 | 등록일 2024.07.15 | 수정일 2024.07.17

  다운로드 장바구니
• 

  서울시립대 전전설3 12주차 결과 보고서 MOSFET3

  CG amplifier실험 1의 회로는 그림 1과 같이 구현하였으며, 사용된 소자의 값은 아래와 같다.Resistor : 500 Ω, 1 M Ω, 1 kΩ,Capacitor : 47 ... 실험 1의표 1을 보면 실험값과 이론값의 오차율이 매우 큰 것을 확인할 수 있다. ... 실험1의 회로그림 6의 회로를 small signal model로 생각해 이론 값을 구해보면 다음과 같은 식이 성립한다.(1)(2)(3)식 (1), (2)를 통해 식(3)을 얻을 수

  시험자료 | 4페이지 | 2,000원 | 등록일 2024.07.15 | 수정일 2024.07.17

  다운로드 장바구니
• 

  서울시립대 전전설3 13주차 예비 보고서 MOSFET4

  예비 보고서1) Single-stage CS amplifiera) LTspice에서 2N7000의 spice model을 이용하여 Fig. 1의 single-stage CG amplifier ... 회로를 구성하세요.b) LTspice의 op 함수를 이용하여 a) 회로의 동작점에서 MOSFET M1의 drain current ID, gate-source voltage VGS, ... drain-source voltage VDS을 찾으세요.c) 식 (1)를 이용하여 open-circuit voltage gain, voltage gain의 이론값을 찾으세요.d)

  시험자료 | 13페이지 | 2,000원 | 등록일 2024.07.15 | 수정일 2024.07.17

  다운로드 장바구니