"adder" 검색결과 61-80 / 1,218건

• 

  16bit 가산기 / 16bit adder / Verilog code / 베릴로그코드 설명 결과보고서 포함 / ASIC 설계 / 논리회로 / 디지털 설계

  설계방법 설계한 16-bit adder는 add16을 root module로 하고, 4개의 sub-module인 add4로 구성되어 있다. ... 모듈의 Hierarchical structure는 이와 같고, sub module들은 개별 file(*.v)로 저장했다. 16-bit adder의 입력은 16 bit augend ... 각 add4 module은 2개의 sub-module인 add2로 구성되어 있고, 각 add2는 2개의 sub-module인 fa(1bit full adder)로 구성되어 있다. add16

  리포트 | 3페이지 | 2,000원 | 등록일 2020.10.17

  다운로드 장바구니
• 

  중앙대학교 아날로그및디지털회로설계실습(3-2) A+ 9차예비보고서-4-bit Adder 회로 설계

  1. 실험 목적조합논리회로의 설계한다. 설계 방법을 이해하고 조합논리회로의 한 예로 가산기 회로를2. 준비물 저항 (330Ω, 1/2W, 5%) : 10 개 Inverter (74HC04) : 4 개 NAND gate (74HC00) : 5 개 NOR gate (74H..

  리포트 | 5페이지 | 1,000원 | 등록일 2021.10.06

  다운로드 장바구니
• 

  Voltage Adder

  이론1) Voltage Adder 회로가산기회로는 2개 이상의 신호전압을 대수합 또는 차를 얻는 회로로 공업계측 기술이나 제어회로에 많이 이용된다.

  리포트 | 9페이지 | 1,000원 | 등록일 2015.10.28

  다운로드 장바구니
• 

  2019년도 중앙대학교 전자전기공학부 3학년 2학기 아날로그및디지털회로설계실습 예비9, 4-bit Adder 회로 설계

  1.실습 목적조합 논리 회로의 설계 방법을 이해하고 조합 논리 회로의 한 예로 가산기 회로를 설계한다.2.실습 준비물부품저항 330Ω, 1/2W, 5% 10개Inverter 74HC04 4개NAND gate 74HC00 5개NOR gate 74HC02 5개AND gat..

  리포트 | 4페이지 | 1,000원 | 등록일 2020.09.05

  다운로드 장바구니
• 

  adder 설계

  8Bit Select AdderFull_adder 소스그림Mux 소스 그림Select Adder 소스 그림8Bit Select Adder 소스 그림Test Bench 소스 그림8Bit ... Select Adder 설계를 위한 소스를 모델심으로 설계하였다.그리고 Test Bench 파일에 임의로 8Bit 숫자의 A,B 각 3개씩 정해주었다.00110101 10001101 ... 01010110의 결과 값이 나와야 할 것이다.소스를 완성하고 시뮬레이션을 돌려보았다.시뮬레이션 그림을 보면 이론적으로 계산한 값과 같은 것을 알 수 있다.그러므로 8Bit Select Adder는

  리포트 | 6페이지 | 1,500원 | 등록일 2015.01.22 | 수정일 2015.12.08

  다운로드 장바구니
• 

  [제어공학실험]가산기 회로(ADDER)

  가산기 회로(ADDER)1. 실험목적- 연산증폭기를 이용한 가산기 회로의 출력파형을 확인하고 회로의 동작을 이해한다.2.

  리포트 | 8페이지 | 1,500원 | 등록일 2019.03.12

  다운로드 장바구니
• 

  Select Adder 8bit

  리포트 | 2,000원 | 등록일 2015.12.07 | 수정일 2015.12.10

  다운로드 장바구니
• 

  8BIt Select Adder

  8Bit Select AdderFull_adder 소스그림Mux 소스 그림Select Adder 소스 그림8Bit Select Adder 소스 그림Test Bench 소스 그림8Bit ... Select Adder 설계를 위한 소스를 모델심으로 설계하였다.그리고 Test Bench 파일에 임의로 8Bit 숫자의 A,B 각 3개씩 정해주었다.00110101 10001101

  리포트 | 3페이지 | 1,500원 | 등록일 2015.12.07 | 수정일 2015.12.10

  다운로드 장바구니
• 

  디지털논리회로실험(Verilog HDL) - Adders

  smaller adders to form bigger adders5) Carry-Ripple Adder’s Behavior6) Cascading Adders2.1 part3 : 4 ... LAB04 : Adders1.관련이론? ... -bit Ripple Carry Adder?

  리포트 | 12페이지 | 1,000원 | 등록일 2019.08.29

  다운로드 장바구니
• 

  기초회로실험1 Lab 12 Full Adder Report

  목적Full Adder circuit을 구성하고 논리식을 보인다.2. ... 있었다.입력출력AB1CinC0S00*************10111010001101101101011111* DISCUSSION & CONCLUSION몇 개의 칩과 logic unit을 이용한 실험에서, full adder

  리포트 | 5페이지 | 2,000원 | 등록일 2019.08.01

  다운로드 장바구니
• 

  Full Adder

  Full Adder Source Code 분석Ⅱ. 4bit Ripple Carry Adder Source Code 분석Ⅲ. Test Bench Source Code 분석Ⅳ. ... Full Adder Source code 분석module full_adder(a, b, c_in, sum, c_out);inputa, b, c_in; //FA input variableoutputsum ... 자리올림수는 밑의 ripple carry adder의 자리 수에 따라 결정된다.

  리포트 | 7페이지 | 1,000원 | 등록일 2010.10.09

  다운로드 장바구니
• 

  고속 Adder 설계/ 베릴로그

  디지틀시스템설계 및 실습 5 2012. 11. 5~< 고속 Adder 설계 >>** 모듈 5 슬라이드를 참조하여 다음과 같이 단계적으로 adder를 설계한다.1. 1비트 full adder를 ... 설계한다. : FA12. 4비트 Ripple Carry Adder를 설계한다. ... 이때 내부적으로 사용되는 adder는 CLA4를 사용한다. : CSA410.

  리포트 | 5페이지 | 1,000원 | 등록일 2013.12.05

  다운로드 장바구니
• 

  ADDER COMPARATOR

  가산기 즉 adder는 carry를 처리할 수 있도록 full adder로 디자인 한다. 또한 4비트 가산기와 비교기를 2비트 가산기와 비교기를 사용하여 구현해 본다. ... www.eetkorea.com/SEARCH/ART/FPGA.HTM" FPGA 에디션 2.0'NVIDIA8800GT와 연동되어사용되고 있는 Xilinx-ML555실험목적8비트 가산기와 비교기를 4비트 adder ... 방식Master Serial ModeAT17010에 프로그램을 넣은 후에 Spartan에 Download하는 방식Assignment 1▶ Program Code1-1 Eight_bit _adder.vhdlibrary

  리포트 | 21페이지 | 1,000원 | 등록일 2010.03.26

  다운로드 장바구니
• 

  8_bit_Adder

  ● Register: For saving a first 8-bit number and carry in.● Adder: To add two 8-bit numbers.● Mux: To ... design project.ChangesThere were no changes to the written lab procedure.Experimental Procedure8-Bit Adder

  리포트 | 3페이지 | 1,000원 | 등록일 2012.02.11

  다운로드 장바구니
• 

  결과보고서 - 4bit Adder Subtractor

  /Subtractor실험목표4Bit Adder/Subtractor를 설계한다.실험 결과4Bit Adder/Subtractor를 만들기 위해 먼저 Full Adder를 만들었다.line ... 4개를 합치게 되는데 이때 아래의 그림처럼 하나의 Full Adder에서다음의 Full Adder로 캐리를 넘겨주기 위한 wire가 필요하다. ... 이 모듈은 앞에서 만든 1bit fulladd모듈을 사용하여 4bitFull Adder를 만드는 과정을 담고 있다.line 1 : adder4 라는 모듈을 선언해주고 변수를 지정해

  리포트 | 3페이지 | 1,500원 | 등록일 2017.11.08

  다운로드 장바구니
• 

  [기초전자회로실험1] "Verilog HDL을 이용한 Full Adder와 Half Adder의 설계 및 FPGA를 통한 검증" 결과보고서

  실험목적① 1-bit Full Adder와 Half Adder의 심볼 및 동작을 이해하고, 이를 응용하여 4-bit Adder의 설계 방법을 익힌다.② 4-bit Adder를 Verilog ... 실험제목Verilog HDL을 이용한 Full Adder와 Half Adder의 설계 및 FPGA를 통한 검증2. ... 1Result report Electronic Engineering기초전자회로실험1Verilog HDL을 이용한 Full Adder와 Half Adder의 설계 및 FPGA를 통한

  리포트 | 6페이지 | 1,500원 | 등록일 2019.03.19 | 수정일 2019.03.29

  다운로드 장바구니
• 

  16Bit Carry Look Ahead Adder

  function을 정의한 소스 그림Carry Look Ahead 소스 그림16Bit Carry Look Ahead 소스 그림Test Bench 소스 그림16Bit Carry Look Ahead Adder ... 결과를 보면첫 번째 계산에 COUT이 1이 생기고 세 번째 계산에서 CIN이 1이 들어간 것을알 수 있다.또한 계산값이 일치하였다.그러므로 16Bit Carry Look Ahead Adder설계

  리포트 | 3페이지 | 1,500원 | 등록일 2015.12.07 | 수정일 2015.12.10

  다운로드 장바구니
• 

  8Bit Carry Look Ahead Adder

  1.module pg(a, b, p, g); input a, b; output p, g; assign p=a|b; assign g=a&b;endmodule2.module s(a, b, c, s); input a, b, c; out..

  리포트 | 4페이지 | 1,500원 | 등록일 2015.12.07 | 수정일 2015.12.10

  다운로드 장바구니
• 

  4Bit Carry Look Ahead Adder

  4Bit Carry Look Ahead Adder

  리포트 | 5페이지 | 2,000원 | 등록일 2015.12.07 | 수정일 2015.12.12

  다운로드 장바구니
• 

  [기초전자회로실험1] "Verilog HDL을 이용한 Full Adder와 Half Adder의 설계 및 FPGA를 통한 검증" 예비보고서

  실험제목Verilog HDL을 이용한 Full Adder와 Half Adder의 설계 및 FPGA를 통한 검증2. ... 1Preliminary report Electronic Engineering기초전자회로실험1Verilog HDL을 이용한 Full Adder와 Half Adder의 설계 및 FPGA를 ... 실험목적① Verilog 문법, initial과 always, 배열과 대한 개념 및 예시② 1-bit Full Adder와 Half Adder의 심볼 및 동작을 이해하고, 이를 응용하여

  리포트 | 6페이지 | 1,000원 | 등록일 2019.03.19 | 수정일 2019.04.01

  다운로드 장바구니