"pspice 파형발생기" 검색결과 61-80 / 1,258건

• 

  중앙대 전자회로설계실습 (예비) 10. Oscillator 설계 A+

      0.5msec가 되도록 아래 그림 3.1의 신호발생기를 OrCAD를 이용하여 설계하고 설계도를 제출하라. ... 사용한 수식 및 수치를 자세히 적어서 제출한다.그림 3.1 Oscillator (신호발생기) 회로도       ,     ㏀, C=0.47㎌    ... 0.5msec 대입.R=968Ω(B) PSPICE를 이용하여 위에서 설계한 oscillator의  ,  ,  의 파형을 제출하라.

  리포트 | 8페이지 | 2,500원 (10%↓) 2250원 | 등록일 2022.04.09

  다운로드 장바구니
• 

  실험 22_연산 증폭기 특성 예비보고서

  함수 발생기5. 연산 증폭기(LM741)6. 저항3 배경 이론[그림 22-1]은 기본적인 연산 증폭기 회로이다. ... 연산 증폭기의 입력 쪽에 양의 오프셋V _{os}가 발생하면 [그림 22-9]와 같이 입력-출력 특성 곡선이 변한다. ... 오프셋이 발생하는 이유는 여러 가지가 있지만, 앞에서 공부한 차동 증폭기 입력 트랜지스터 또는 부하의 불일치가 주 원인이다.

  리포트 | 22페이지 | 1,500원 | 등록일 2023.01.31

  다운로드 장바구니
• 

  [전자회로실험] CB증폭기 및 CC증폭기

  이미터로부터 얻어진다.- 입력전압은 교류 이미터 전류를 흐르게 하고 이미터 저항 양단에 교류전압을 발생시킨다.- 출력전압은 입력전압과 동위상이며 파형이 거의 일치한다.5 실험 절차[ ... 탐구해 본다.2 실험 기자재 및 부품DC 파워 서플라이 / 디지털 멀티미터 / 오실로스코프 / 함수발생기 / Q2N4401 / 저항 / 커패시터3 배경 이론1) BJT Emitter ... 1 실험회로 1의 Small signal 등가모델- Small Signal 등가모델은 다음처럼 커패시턴스는 Short되고 DC 전원소스는 Ground 된다.(4) 오실로스코프 출력파형PSPICE모의실험오실로스코프

  리포트 | 11페이지 | 2,000원 | 등록일 2022.02.04 | 수정일 2022.05.25

  다운로드 장바구니
• 

  중앙대 전전 전자회로설계실습 예비보고서 Common Emitter Amp

  gain은 변하지 않는다.(2차 설계 완료) 모든 node의 전압과 branch의 전류가 나타난 회로도와 이때의 출력파형을 PSPICE로 Simulation하여 제출하라. ... 입력신호의 크기를 줄이기 위하여 ��� 단자와 접지 사이에 50Ω보다 작은 저항 �� 를 연결한 회로에 대하여 ����/|����| 가 95%이상이 되도록 저항을 PSPICE로 구한다 ... 그러나 위와 같이 입력전압 이 20mVpp인 경우 출력파형이 왜곡(distortion) 되므로 gain의 의미가 없어진다.

  리포트 | 11페이지 | 1,000원 | 등록일 2023.03.01 | 수정일 2024.03.06

  다운로드 장바구니
• 

  전자회로 실험 16장 측정기법 레포트(A+)

  주기와 기본 주파수 측정위의 사진은 pspice를 이용하여 임의의 주파수를 가지는 8Vpp 정현파를 만들었다.실험에서도 똑같이 진행하였다.함수발생기를 통해서 주파수를 1kHz로 peak-to-peak ... 측정기법실험 개요오실로스코프 시스템의 핵심은 신호 무결성이라 불리는 파형을 정확하게 재구성하는 기 능인데, 이를 이용하여 신호의 시간 및 전압 값, 주파수 등을 측정하고 계산하여 시스템의 ... 회로도를 구 성하였다.그 후 오실로스코프에서 수평감도를 0.2ms/cm, 수직감도를 1V/cm 로 맞춘 후에 AGD스 위치를 AC, DC로 설정한 뒤 파형을 측정하였다.Pspice를

  리포트 | 17페이지 | 1,000원 | 등록일 2022.12.29

  다운로드 장바구니
• 

  전자회로실험 결과보고서 - 변압기 및 정류회로

  입력전압은 함수발생기에서 주기가 10Hz이고 크기가 6V인 사인파를 사용하시오. ... 이러한 오차 원인으로는 함수발생기에서 10Hz를 정확히 넣어주지 못했을 뿐만 아니라 함수발생기에서 입력해준 주파수만큼 오실로스코프에 정확히 들어가지도 않기에 기계적 오차가 발생하였다고 ... 입력 전압은 함수발생기에서 주기가 10Hz이고 크기가 6V인 사인파를 사용하시오.

  리포트 | 5페이지 | 1,500원 | 등록일 2020.12.16

  다운로드 장바구니
• 

  실습6. Common Emitter Amplifier 설계-에이쁠-예비보고서

  10 kHz, 20mVpp 사인파를 입력하였을 때의 출력파형을 PSPICE로 Simulation하여 제출하라.모든 node의 전압과 branch의 전류가 나타난 회로도와 이때의 출력파형을 ... 발생한 이유는 출력이 입력에 비례하는 비선형 함수 이기 때문이다. ... PSPICE로 Simulation하여 제출하라.출력전압의 최대값(Vmax), 최소값(|Vmin|)은 얼마인가?

  시험자료 | 6페이지 | 1,500원 | 등록일 2020.09.04

  다운로드 장바구니
• 

  중앙대학교 전자회로설계실습 예비보고서6

  (G) 모든 커패시터의 용량을 10uF으로 하고 지금까지 구한 저항 값을 사용한 CE 증폭기에 100kHz, 20mVpp 사인파를 입력하였을 때의 출력 파형을 PSPICE로 Simulation하여 ... , 그에 따라 선형 증폭기 100이라는 이상적인 값과 차이가 발생하는 것을 확인할 수 있다. ... 입력신호의 크기를 줄이기 위하여 단자와 접지 사이에 50Ω보다 작은 저항 를 연결한 회로에 대하여 / 가 95%이상이 되도록 저항을 PSPICE로 구한다.

  리포트 | 12페이지 | 2,000원 | 등록일 2024.03.10

  다운로드 장바구니
• 

  전자회로설계실습 실습2(Op Amp의 특성측정 방법 및 Integrator 설계) 결과보고서

  입력파형에 노이즈가 크게 발생하여 출력파형 역시 pspice로 예상했던 파형과 크게 다르게 나왔다. ... .- 4.2(B) 아래 파형 참조오차의 원인으로는 Function Generator 기기의 노후로 인해 파형에서 관측할 수 있듯, 입력파형에 노이즈가 크게 발생하여 출력파형 역시 pspice로 ... 파형과 실제 관측한 파형들이다.오차의 원인으로는 Function Generator 기기의 노후로 인해 파형에서 관측할 수 있듯, 입력파형에 노이즈가 크게 발생하여 출력파형 역시 pspice로

  리포트 | 7페이지 | 1,000원 | 등록일 2020.09.07 | 수정일 2020.09.15

  다운로드 장바구니
• 

  중앙대학교 아날로그및디지털회로 예비보고서6

  설계실습 계획서6-3-3 위상검출기Simulation tool (PSpice)를 이용하여 아래 그림 6-1의 XOR를 이용한 위상 검출기의 특성을 파악하고 V1과 V2의 위상 차이 ... (초록색)Xor gate를 지난 phase detector 출력에서는 Vco와 Vref 펄스 신호를 비교하여, 서로 두 값이 다를 때만 high 신호를 발생하는 xor 연산을 하는 ... 변화에 따른 Vout 전압의 평균값 특성을 확인한다.pspice로 설계한 회로는 다음과 같다.

  리포트 | 10페이지 | 2,000원 | 등록일 2024.08.06

  다운로드 장바구니
• 

  중앙대학교 전기회로설계 및 실습(전자전기공학부) 8. 인덕터 및 RL회로의 과도응답

  Pspice를 이용해 구한 전압 파형과 실제 실험에서 구한 전압 파형이 거의 일치하기 때문에 이 부분에서는 잘된 실험이지만 5%정도의 약간 큰 오차율이 발생했으므로 살짝 아쉬운 실험이라고 ... 실험에 앞서 pspice를 이용해 저항에 걸리는 전압의 파형을 그래프를 통해 예상하였다. ... 사용계측기: DMM, Osciloscope, DC Power supply, Function generator

  리포트 | 6페이지 | 1,000원 | 등록일 2022.01.13 | 수정일 2022.09.27

  다운로드 장바구니
• 

  1. Op Amp를 이용한 다양한 Amplifier 설계 예비보고서 - [2021년도 전자회로설계실습 A+ 자료]

  설계과정(이론부 참조), 설계한 회로, Inverting Amp의 PSPICE 출력파형을 제출한다. ... 왜 이런 현상이 발생하는지 그 이유는 무엇인가? ... 증폭기 출력단자와 R1 입력단자에 dB voltage level marker(메뉴 중 PSPICE > Marker > Advanced > dB Magnitude of Voltage)

  리포트 | 11페이지 | 1,000원 | 등록일 2022.03.05

  다운로드 장바구니
• 

  중앙대학교 전기회로설계실습 결과보고서 8. 인덕터 및 RL회로의 과도응답

  H값을 측정할 수 있는 장비가 없어서 10mH의 이론값으로 실험하였기 때문에 실제의 H값과 오차가 발생하였다.2) 오실레이터의 커서로 τ을 측정할 때 커서가 20mV씩 움직여서 632mV가 ... mu s(d) PSPICE를 이용한 파형 및 τ측정[그림1] PSPICE 구성 회로※인덕터의 저항 28.150Ω을 고려하여 1.048kΩ으로 입력하였다. ... 출력의 크기 변화에 따른 저항과 인덕터의 출력전압 변화를 확인해 보았다.

  리포트 | 8페이지 | 2,000원 | 등록일 2020.09.06

  다운로드 장바구니
• 

  중앙대학교 전기회로설계실습 8. 인덕터 및 RL회로의 과도응답(Transient Response) 결과보고서

  통해 함수발생기의 출력파형, 저항전압파형, 인덕터의 전압파형, 시정수를 측정하였다. 1V의 사각파를 연결하였을 때 오실로스코프로 구한 시정수 ... 설계하고 이를 측정하는 방법을 설계해보았다.저항이 1 kΩ, 주파수가 10kHz가 되도록 가변저항을 조절하고 인덕터와 1V의 사각파와 0.5V의 사각파를 각각 연결하여 오실로스코프와 PSpice를

  리포트 | 6페이지 | 1,000원 | 등록일 2022.09.02

  다운로드 장바구니
• 

  [A+결과레포트, 전자회로설계실습]5.Oscillator설계

  설계실습 내용 및 분석3.1 구현 : 3(A)에서 설계한 oscillator를 ,가 되도록 제작하고 에 대해 각각 측정한 파형, PSPICE파형을 비교하여 모양, 크기, 오차 등에 ... 에 대해 각각 측정한 파형, PSPICE파형을 비교하여 모양, 크기, 오차 등에 대한 설명과 함께 제출한다.- R1 = 0.5kΩ일 때- R1 = 2kΩ일 때R1 = 0.5kΩ일 ... 그 결과 모두 파형이 PSPICE의 파형과 비슷함을 확인하였다.

  리포트 | 12페이지 | 2,000원 | 등록일 2020.11.26

  다운로드 장바구니
• 

  실험 02_정류회로 결과보고서

  ]에 각각 기록하시오.100일 때 파형1k일 때 파형10k일 때 파형100k일 때 파형실험결과를 토대로 만든 [표 2-1]PSpice를 토대로 만든 [표 2-1]4 [그림 2-23] ... [그림 2-25]에 각각 기록하시오.실험 회로 3 PSpice 회로100일 때1k일 때10k일 때100k일 때[표 2-2]4 [그림 2-25]의 파형으로부터 출력V _{o}의 리플 ... 평균값을 구하시오고찰 :V _{max}값에 오차가 조금 발생하여V _{avg}의 값에 차이가 있으나 오차율이 미미하므로 실험이 잘 진행 되었다.100일 때1k일 때100k일 때10k일

  리포트 | 9페이지 | 1,500원 | 등록일 2023.01.31

  다운로드 장바구니
• 

  중앙대 전자전기공학부 전자회로설계실습 예비보고서(실험1)

  다른 지시가 없다면 측정값은 유효숫자 세 자리까지 기록한다.※ 자리에 앉으면 우선 DMM과 DC Power Supply, 오실로스코프, 함수발생기의 전원선을 220 V power outlet ... R1의 앞단전압(증폭기 입력)파형과 출력파형이 오실로스코프에 동시에 보이는 화면을 제출하고 이득을 구한다. 이득은 같은한다. ... 설계과정(이론부 참조), 설계한 회로, Inverting Amp의 PSPICE출력파형을 제출한다.

  리포트 | 12페이지 | 1,500원 | 등록일 2021.08.18

  다운로드 장바구니
• 

  [A+]전자회로설계실습 예비보고서 10

  목적OP-Amp를 이용한 Oscillator (신호발생기)를 설계 및 측정하여 positive feedback의 개념을 파악하고, 피드백 회로의 parameter 변화에 따른 신호 ... 파형에 대해 학습한다.2. ... 설계실습 계획서3.1 OrCAD PSPICE를 사용한 Oscillator의 설계(A)

  리포트 | 8페이지 | 1,000원 | 등록일 2024.02.18

  다운로드 장바구니
• 

  서강대학교 22년도 전자회로실험 9주차 결과레포트

  (Pspice회로 입.출력 파형)(4) (예비) 앞의 결과를 이용해 증폭기의 전압이득을 구하라.입력신호 진폭 (Vin) = 10mV출력신호 진폭 (Vout) =759mV전압이득 (Vout ... 출력파형에 왜곡이 없는 것을 확인하라. 만약 출력파형에 왜곡이 있다면 왜곡이 사라질 때까지 입력신호의 진폭을 줄여서 실험을 진행하라. 이때 출력신호의 크기를 VRL이라 한다. ... (보드회로 입∙출력 파형)입력신호 크기 (Vin) = 16mVPP출력신호 크기 (Vout) =412mV전압이득 (AV) = 25.75(10) Rsig = 1 kΩ을 제거하기 전에 비해서

  리포트 | 40페이지 | 1,000원 | 등록일 2024.04.18

  다운로드 장바구니
• 

  실습7.Common Emitter Amplifier의 주파수특성-에이쁠-예비보고서

  , 20mVpp 사인파를 입력하였을 때의 출력파형을 PSPICE로 Simulation하여 제출하라.모든 node의 전압과 branch의 전류가 나타난 회로도와 이때의 출력파형을 PSPICE로 ... 있었다.이와 같은 이유는 RE양단에 흐르는 전압은 VCC와 R1,R2에 의해서 이미 정해졌는데 RE값이 작아지면 IE는 커지고 그에 따라 overall gain이 증가 하기 때문에 발생한다 ... (D)입력신호의 주파수가 10Hz에서 Unit gain frequency까지 변할 때 CE amplifier의 주파수 특성을 PSPICE로 simulation하여 그래프로 그려서 제출한다

  시험자료 | 8페이지 | 1,500원 | 등록일 2020.09.04

  다운로드 장바구니