"이진수" 검색결과 81-100 / 1,126건

• 

  전기및디지털회로실험 아두이노M3

  전가산기전가산기는 이진수의 한 자릿수를 연산하고, 하위의 자리올림수 입력을 포함하여 출력한다. ... 하위의 자리올림수 출력을 상위의 자리올림수 입력에 연결함으로써 임이ㅢ의 자리수의 이진수 덧셈이 가능해진다. ... 반가산기반가산기는 이진수의 한자리수를 연산하고, 자리올림수는 자리올림수 출력(carry out)에 따라 출력한다.

  리포트 | 17페이지 | 1,000원 | 등록일 2021.03.20 | 수정일 2023.02.28

  다운로드 장바구니
• 

  전가산기에 의한 덧셈의 원리

  111이고, 십진수 9는 이진수 1001이다. ... 따라서 십진수 7+9는 이진수 111+1001로 나타낼 수 있다.마찬가지로 두 수의 자릿수를 맞추기 위해 0111+1001의 형태로 표현한다.이를 그림으로 표현하면 다음과 같다.2- ... 1이다.따라서 11+01의 결괏값은 100이 된다.2) 7+9 계산7+9의 결괏값이 16이라는 것을 가산기를 이용하여 구하고자 한다. 3+1을 구한 방법과 같이 계산하면 된다.십진수 7은 이진수

  리포트 | 6페이지 | 1,000원 | 등록일 2021.04.26

  다운로드 장바구니
• 

  동북아 어장에서의 어업분쟁 해결 사례를 통한 국제법 적용 방안

  한국수산경영학회 이우도, 김남수, 이진수

  논문 | 18페이지 | 5,200원 | 등록일 2023.04.05 | 수정일 2023.04.06

  다운로드 장바구니
• 

  명지대학교 산업경영공학과 경영과학1 11주차 강의내용

  개체의 표현 : 이진수 사용(1110000)은 보물 1, 2, 3을 선택하는 것을 의미초기 해집단 생성해집단의 크기를 정의난수 발생 등을 통해 해집단 크기 만큼의 초기 해집단 생성

  리포트 | 5페이지 | 2,000원 | 등록일 2023.10.10

  다운로드 장바구니
• 

  BCD(Binary-Coded-Decimal code)에서 다음 물음에 답하시오. 1) 구현 방법2) 가 산 법3) 47+35의 BCD 가산과정

  BCD코드 정의이진화 십진법BCD(Binary-Coded-Decimal code)은 이진수 네자리를 묶어 십진수 한자리로 사용하는 기수법이다.이진수 네자리가 십진수 한자리에 바로 대응되기

  리포트 | 5페이지 | 6,000원 | 등록일 2020.07.01

  다운로드 장바구니
• 

  디지털 논리회로 실험 6주차 ALU 결과보고서

  따라서 두 개의 네 자리 이진수가 같은지 확인하려면 F3~F0가 모두 1이면 된다. 응용 실험 4.2.1은 �狼司狼狼煬禮挻詠司狼司狼煬禮挻詠狼煬禮堧� 계산하는 실험이다. ... 따라서 두 개의 네자리 이진수가 같은지 확인하려면 F3~F0가 모두 1이어야 한다.1011�煬禮麗� 0101�煬禮堧� F3~F0의 값이 0001이 나오므로 같지 않다.1011�煬禮麗 ... 따라서 두 개의 네 자리 이진수가 같은지 확인하려면 F3~F0가 모두 1이면 된다. 1011�煬禮麗� 0101�煬禮堧� 1의 자리수만 서로 같으므로 F3~F0의 값이 0001이 출력되어

  리포트 | 7페이지 | 2,000원 | 등록일 2021.04.22

  다운로드 장바구니
• 

  [인하대 전자기초디지털논리설계]VHDL을 이용한 4bit Full Adder 설계

  한 자릿수를 연산 후 이진수의 한 자릿수를 S로 출력하고 입력 신호의 합이 1보다 큰 경우, Carry값인C _{out}을 상위 bit의C _{입력}에 더해주는 연산을 수행한다. ... 4개를 연결하여 4bit full adder를 설계하였다.1) 1bit Full Adder의 원리: 1 bit full adder(1 비트 전가산기)는 입력 신호 A, B를 받아 이진수의

  리포트 | 4페이지 | 1,500원 | 등록일 2022.03.14

  다운로드 장바구니
• 

  홍익대학교 전전 실험1 레지스터 예비보고서

  이진수열을 발생시키는 회로이다. ... 적순서논리회로의 기본적인 응용회로가 되는 시프트 레지스터 (shift register), 링 카운터(ring counter), 존슨 카운터 (Johnson couter), 의사 불규칙 이진수열 ... 의사 불규칙 이진수열 발생기의사 불규칙 이진수열 (Pseudo-Random Binary Sequence : PRBS) 발생기는 N개의 플립플롭을 이용하여 주기2 ^{N} -1의 의사불규칙

  리포트 | 6페이지 | 2,000원 | 등록일 2020.12.25

  다운로드 장바구니
• 

  디지털공학개론 - 디지털 공학을 설명하고 2-입력 부울함수를 사용하여 2-입력 부울함수 곱셈을 구현하시오

  디지털 신호는 이산적 값을 가지며, 대부분의 경우 이진수(0과 1)로 표현된다. 디지털 공학은 전자 공학, 컴퓨터 공학, 통신 공학 등 여러 학문과 밀접한 관련이 있다. ... 1=00 \cdot 1 = 00⋅1=0A=1,B=1A = 1, B = 1A=1,B=1AND: 1⋅1=11 \cdot 1 = 11⋅1=1OR: 1+1=11 + 1 = 11+1=1 (이진수에서는

  리포트 | 5페이지 | 2,500원 | 등록일 2024.07.10

  다운로드 장바구니
• 

  전자전기컴퓨터설계실험2(전전설2) (4) Arithmetic Logic and Comparator

  Full Adder전가산기는 이진수의 한 자리수를 연산하고, 하위의 자리 올림수 입력을 포함하여 출력한다. ... Half Adder반가산기는 이진수의 한 자리수를 연산하고, AND, OR, NOT의 세 가지 종류의 논리 회로만으로 구성할 수 있다. ... 하위의 자리 올림수 출력을 상위의 자리 올림수 입력에 연결함으로써 임의의 자리수의 이진수 덧셈이 가능해진다. 하나의 전가산기는 두 개의 반가산기와 하나의 OR로 구성된다.

  리포트 | 54페이지 | 2,000원 | 등록일 2019.10.12 | 수정일 2021.04.29

  다운로드 장바구니
• 

  기초실험1 7 segment counter 결과보고서(틴커캐드)

  왼쪽은 입력된 이진수(10진수)를 뜻한다. ... 0101(5)0110(6)0111(7)1000(8)1001(9)1010(10)1011(11)1100(12)1101(13)1110(14)1111(15)실험결과, 0부터 9까지 입력되는 이진수와

  리포트 | 8페이지 | 1,000원 | 등록일 2023.03.12 | 수정일 2023.11.29

  다운로드 장바구니
• 

  [ 디지털 신호와 아날로그 신호의 차이점에 대해 설명 ]

  반면, 디지털 신호는 정보를 이진수 형태로 변환해 0과 1로 표현한다. ... 본론 (1) 디지털 신호 (Digital Signals) 디지털 신호는 정보를 이진수 형태로 표현하는 신호이다. ... 이는 정보가 이진수 형태로 변환되어 0과 1로 구성된 코드로 나타나며, 각 데이터 포인트가 특정 순간에만 존재하기 때문에 외부 잡음에 대한 내성이 상대적으로 높다.

  리포트 | 4페이지 | 2,000원 | 등록일 2024.08.15

  다운로드 장바구니
• 

  H12MDI와 IPDI의 혼합비율에 따른 폴리우레탄 수지의 물성 연구

  한국화상학회 이진수, 이동욱, 문명준, 김명환, 김동원

  논문 | 9페이지 | 4,000원 | 등록일 2023.04.05 | 수정일 2024.01.29

  다운로드 장바구니
• 

  실습 10 7-segment Decoder 회로 설계 예비보고서

  설계실습 계획서10-3-1 7-segment/Decoder 진리표이론: 7-Segment: 이진수를 십진수로 표현하는 방법으로 7-Segment display(SSD)에 의해 물리적으로

  리포트 | 3페이지 | 2,000원 | 등록일 2022.09.19

  다운로드 장바구니
• 

  덧셈계산기, 논리게이트 PPT 발표 자료

  실험결과실험 목적 기본적인 논리 게이트를 조합해서 두 자리 이진수를 더하는 덧셈 회로를 만들고 , 그 입력과 출력을 시각적으로 보여주는 장치를 구현한다 .논리 게이트 회로 구성 이진수 ... 만약 입력 중 어느 한 쪽이라도 참이 아니라면 AND 게이트의 결과 출력은 거짓이 된다 .회로 구성이진수 연산 불빛이 안들어 오는 곳이 0 0 0실험 장치 직류전원 1대 오실로스코프

  리포트 | 19페이지 | 1,000원 | 등록일 2019.11.27 | 수정일 2019.12.06

  다운로드 장바구니
• 

  [A+, 에리카] [A+] 2021-1학기 논리설계및실험 Decoder, Encoder 실험결과보고서

  .- 위의 표에서와 같이, 진리표에서 1행을 보면, a와 b의 이진수의 값을 10진수로 표현해보면 0이다. 이때 d0의 값이 1이 되는 것을 확인할 수 있다.

  리포트 | 8페이지 | 2,500원 | 등록일 2023.02.28

  다운로드 장바구니
• 

  홍익대_디지털논리회로실험_4주차 예비보고서_A+

  또한 A1, A0을 이진수의 조합으로 보아 이를 십진법으로 바꿔주는 디코더로 볼 수도 있다.기본 실험 (2)의 결선은 다음과 같이 할 수 있다.1.5 응용 실험 (1)이 8-to-1 ... S1,S0을 이진수 입력으로 바라보면 선택되는 입력은 다음과 같다.이러한 4-to-1 Multiplexer 74153 칩이 두개 존재하여 총 입력이 8개 존재한다.2-to-1 Multiplexer

  리포트 | 7페이지 | 1,500원 | 등록일 2024.05.15

  다운로드 장바구니
• 

  카카오페이지 서류전형 합격 자기소개서

  그러던 중 카카오페이지를 창업한 이진수 대표님의 인터뷰 내용을 읽게 됐습니다. ... 이진수 대표님의 인터뷰는 맡은 일을 끝까지 책임지고 해내는 성격을 지닌 제게 잘하고 있으니 꿈을 더 크게 갖고 도전하라는 메세지를 던졌습니다.

  자기소개서 | 4페이지 | 3,000원 | 등록일 2021.09.19

  다운로드 장바구니
• 

  논리회로실험 반가산기 전가산기

  예비 이론(1) 가산기가산기란 이진수의 덧셈을 하는 논리회로이며 디지털회로, 조합회로의 하나이다. ... 따라서 이진수에서의 덧셈이 0+0=0으로 나오고 1+0은 1로 나온다. 1+1은 10으로 0으로 출력되는 것이다.C는 Carry로 두 개의 입력은 더하고 자리올림 되는 값이다.

  리포트 | 5페이지 | 1,500원 | 등록일 2021.10.01

  다운로드 장바구니
• 

  전감산기 verilog 설계

  제목전감산기 설계실습 목적전감산기는 한 자리 이진수 뺄셈 시, 전가산기에서 더한 결과 캐리가 발생하는 것과 반대로 아랫자리에서 발생하는 빌림수를 고려해야 한다.

  리포트 | 5페이지 | 2,000원 | 등록일 2020.12.19

  다운로드 장바구니