"8비트 가감산기" 검색결과 81-100 / 270건

• 

  VLSI 설계 과제_Full adder

  Full Adder + Xor layout(143 X 71 = 10153)8비트 가감산기를 만들기 위해서 FULL_ADDER와 XOR을 하나의 cell안에 넣어주었다. ... = 95312)그림 Layout1bit 가감산기를 만들 때에 metal2를 사용하지 않았던 관계로 adder들을 합성할 때에는 비교적 간단하게 배선을 할 수가 있었다. 1bit 가감산기 ... 아쉬운 점으로는 poly의 길이가 가장 짧았던, cin의 값만을 변화시켰었더라면 더 작은 delay를 측정할 수도 있었을 것 같다는 점이다.4. 8bit 가감산기 layout (592X161

  리포트 | 8페이지 | 1,500원 | 등록일 2011.05.25

  다운로드 장바구니
• 

  논리회로실험. 실험3. 가산기 & 감산기

  *이번 실험에서는 2비트 전감산기의 실험을 실시했다. 2비트 전감산기는 반감산기+전감산기로 구성되는데 1비트의 차는 반감산기로 또한 그 빌림수는 2비트 자리수에서 빌려오며 전감산기에서는 ... 2비트의 차와 이론상 3비트에서 빌려오는 빌림수를 출력할 수 있도록 회로를 구성했다.- 2비트 전감산기는 반감산기 하나와 전감산기 하나로 구성된다. ... 수 있다.고찰 및 의의이번 실험에서는 예비보고서를 쓰면서 확인한 1비트 반가산기와 전가산기, 반감산기와 전감산기를 조합해 2비트 전가산기, 전감산기의 회로를 구성하고 그 실험결과를

  리포트 | 14페이지 | 2,000원 | 등록일 2015.12.21 | 수정일 2016.06.02

  다운로드 장바구니
• 

  논리 회로 실험 과제 (4장)

  일부 연산에서 다른 값이 나오면 칩을 눌러 올바른 결과를 얻을 수 있었다.특히 마지막 실험이었던 병렬가감산기 회로설계 시에는 두 개의 칩만을 이용하여 8개의 입력을 받다보니 회로설계도중 ... 위의 전가산기와 마찬가지로, 아랫자리에서 발생한 캐리(kn-1)에 따라 다른 값이 나옴을 확인할 수 있었다.5) 4비트 가산기(7483 IC 핀)C0A4A3A2A1B4B3B2B1C4 ... 실험방법- 교재에 나온 XOR(7486), AND(7408), NOT(7404), OR(7432), 그리고 4비트 가산기(7483) IC를 이용하여 교재에서 주워진 회로를 브레드보드에서

  리포트 | 6페이지 | 5,000원 | 등록일 2016.04.09

  다운로드 장바구니
• 

  4bit감산기 Verilog구현

  바이너리에서 위의 코드로 작성한 감산기에 적용해 결과를 보면 1000 즉, -8 음수 값이 예측한 결과 값과 같음을 알 수 있다. c_in은 코드에서 1로 고정시켰으므로 1로 출력되는 ... 4bit 감산기 설계 및 modelsim으로 시뮬레이션.① 진리표작성▷1bit 감산기의 진리표a[0]b[0]~b[0]c_ins[0]c_out0*************1111110101001101010110101111110101s ... .//////////////4bit 감산기 모듈 /////////////////////////////////module hw2_fa4(a,b,c_in,s,c_out);input [3

  리포트 | 4페이지 | 2,000원 | 등록일 2009.04.21

  다운로드 장바구니
• 

  결과보고서 #5

  가산식은 함수로, 감산식은 프로시저로 구현하였고, 출력값의 bit는 입력값보다 1bit 크게 하였다. bit 크기를 맞춰주기 위해 입력값에 를 역시 붙여주었다. ... ) 소스 코드3) 테스트 벤치 코드4) Wave Form5) 결과 분석- 8가지 기능을 가진 ALU를 case문을 사용하여 구현하였다. 3bit로 들어오는 Select값에 따라서 각각의 ... 우리는 먼저 프로시저를 한 종류만 쓰도록 코드를 간소화 한다음 작은 수에서 큰 수를 뺄 경우에 2의 보수를 취하는 방법과 제일 앞에 부호를 결정하는 비트를 붙혀주는 방식으로 이 문제를

  리포트 | 7페이지 | 2,000원 | 등록일 2016.05.13 | 수정일 2021.07.28

  다운로드 장바구니
• 

  전자계산기구조 핵심요점정리(직접작성한내용)

  전감산기 (전가산기+NOT게이트로 구현가능)B=X'Z+YZ+X'YD=X (+)Y(+)Z? ... 반감산기 => 반가산기1개+NOT게이트B=X'Y (반가산기 C값의 X에 NOT만 취하면 같음)D=X xor Y? ... 다음 중 구할 수 없는 문제를 찾고 구할 수 있는 문제는 답을 구하여라.1) 크기가 128KB이고 MBR의 크기가 16bit 인 ROM의 주소선의 개수는?

  리포트 | 7페이지 | 1,000원 | 등록일 2016.11.30

  다운로드 장바구니
• 

  [디지털 논리회로 실험] 8장. 보수와 병렬 가, 감산기 결과레포트

  감산기다음과 같이 4비트 병렬 2진 가? ... 논리회로실험 A반결과8장보수와 병렬 가?감산기5조이름학번실험일15.04.07제출일15.04.14전원전압 4.89V, SN74LS83실험 8.3 2의 보수를 이용한 4비트 2진 가? ... SW에 Y를 연결한다면 감산기가 되어A _{4}A _{3}A _{2}A _{1} -B _{4}B _{3}B _{2}B _{1}이 된다.실험 8.4.

  리포트 | 3페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2022.10.13

  다운로드 장바구니
• 

  반가산기와 전가산기 - 결과

  기초회로실험- 결과보고서 -- 8조 -정보통신공학부반가산기와 전가산기- 실험의 목적 -(1) 반가산기와 전가산기의 원리를 이해한다.(2) 가산기를 이용한 논리회로의 구성능력을 키운다 ... 전감산기, 2bit 병렬 2진가산기를 구성하여 실험하고 진리표를 작성하여 확인해 보았다.- 실험 회로 및 실험 결과 -ABSC00011011(1) 다음 회로를 구성하고 진리표를 작성하라 ... 반감산기B = X'YD = X'Y + XY'4.

  리포트 | 4페이지 | 1,000원 | 등록일 2015.10.18

  다운로드 장바구니
• 

  Combinational Logic Design ⅠArithmetic Logic and Comparator

  -bit 감산기를 설계하시오.입력 X : BUS 스위치 1, 2, 3, 4입력 Y : BUS 스위치 5, 6, 7, 8출력 B : LED1출력 D : LED 3, 4, 5, 6Materials ... 합하여 합과 자리올림(Carry out:Co)을 출력시키는 논리 회로반가산기의 입력에 자리 올림 입력 비트를 추가시킨 회로Truth table4비트 가산기 : 멀티 비트 가산기(Multi-Bit ... 개의 입력 비트(A, B)를 더하여 합(S)과 자리 올림 수(C)를 산출하는 논리 회로Truth table전가산기두 개의 입력 비트와 자리올림의 입력비트(Carry IN: Ci)를

  리포트 | 17페이지 | 1,000원 | 등록일 2016.04.06

  다운로드 장바구니
• 

  디지털회로설계 (쇼핑카트 계산기)

  가/감산 스위치로 감산모드로 변환 후 바코드 입력 시 감산 가능(4) 쇼핑카트에 담신 상품의 총 가격이 최대 한도 금액 초과 시 Warning 신호- 이전에 설정해 놓은 10bit ... - Adder의 출력은 다시 누적 값이 저장된 10bit 레지스터에 연결, 누적 값 최신화(3) 쇼핑카트에 담은 상품 중 취소하고 싶은 상품은 가/감산 스위치 사용- Adder에 연결된 ... (3) 시뮬레이션 결과- 위에서부터 Add/Sub스위치, Warning신호, 바코드0, 1, 2, 3비트, Bar_in신호- 16번 상품까지 입력했을 때 5,000원을 초과하면서 Warning신호가

  리포트 | 18페이지 | 2,000원 | 등록일 2015.12.12

  다운로드 장바구니
• 

  컴퓨터활용능력 1급 필기 중 *컴퓨터 일반* 필기자료

  / Black) : 인쇄용, 물감, 섞을수록 어두워짐 (감산혼합)@ 파일 형식- 그래픽 파일 형식- BMP : 압축x, 파일크기 큼- GIF : 8비트 컬러 사용, 256가지 색 표현 ... R : 8Bit -> 0 ~ 255 / 00 ~ FF? G : 8Bit -> 0 ~ 255 / 00 ~ FF? ... B : 8Bit -> 0 ~ 255 / 00 ~ FFex> 255.0.0 / 240.1.1 // FF0000 / 0000FE- CMYK (Cyan / Magenta / Yellow

  시험자료 | 28페이지 | 2,500원 | 등록일 2018.12.27

  다운로드 장바구니
• 

  디지털실험 설계2 결과 4비트 가(감)산기

  자리올림을 나타낸다.e=1 일 때 감산기로 동작하여(16, 8, 4, 2, 1)=x3x2x1x0-y3y2y1y0 16은 감산기와 반대로 5비트 째로 올라간 자리빌림을 나타낸다. x3x2x1x0의 ... 수식으로 써 보면 아래와 같다.e=0 일 때 가산기로 동작하여(16, 8, 4, 2, 1)=x3x2x1x0+y3y2y1y0 16은 2의 4승자리에 해당하는 숫자로 5비트 째로 올라간 ... 우리는 전감산기와 전가산기의 회로를 구성해 보았다.전가산기 회로전감산기 회로두 회로의 차이점은 AND 게이트에 입력이 반전되어 들어가느냐 아니냐의 차이 뿐이다.

  리포트 | 3페이지 | 1,000원 | 등록일 2014.09.30

  다운로드 장바구니
• 

  4비트 병렬 가감산기, BCD 가산기

  병렬가감산기전가산기들을 병렬로 연결하여 여러 비트의 가산기를 만들 수 있으며 이것을 병렬가산기라 한다. ... 특히 4비트 병렬가감산기의 경우 symbol이 없었다면 정말 상상도 하기 싫은 회로가 될 것 같습니다. ... 디지털 논리회로1. 4bit parallel-adder/subtracter2. BCD adder서론학습목표? 반가산기, 전가산기의 동작을 이해하고 설계하는 방법을 알아본다.?

  리포트 | 7페이지 | 2,500원 | 등록일 2015.12.10

  다운로드 장바구니
• 

  두 개의 BCD 입력을 받아, EX-3로 변환 후 뺄셈을 수행하는 감산기 설계 및 제작

  (floating 시키지 않는다.)② 입력된 두자리 BCD수는 EX-3 코드로 변환 한 뒤, LED를 이용하여 값을 보이게 한다.③ 감산기를 별도로 사용하지 않고 4비트 전가산기와 ... SWB의 3초과코드의 1의 보수를 더하는 가산기지만 결론적으론감산하는 것이므로 감산기라 칭한다. ... C4는 음과 양을 구분하는 비트로출력되고, S0 ~ S3가 음수일 경우 부호크기방식으로 양수일 경우 그대로 출력하게 하는입력으로 BIN to BCD에서 제어 역할을 수행한다.

  리포트 | 11페이지 | 1,000원 | 등록일 2015.11.25

  다운로드 장바구니
• 

  아주대 논리회로실험 실험결과3 가산기와 감산기(Adder & Subtractor)

  전감산기는 반감산기와는 다르게 3비트의 입력과 2비트의 출력을 갖는다. ... 한 비트 씩 계산된 반가산기와는 달리 한 비 트 더 계산을 할 수 있었다.실험 5 : 2-bit parallel adder와 2-bit serial adder를 구성한 뒤 각각의 입력에 ... 실험에서 반가산기 2개를 연결해 전가산기를 구성할 수 있었고 이는 결국 2비트인 반가산기보다 한비트 많은 3비트의 합을 계산할 수 있게되는 결과를 얻었다.

  리포트 | 7페이지 | 1,500원 | 등록일 2014.10.04 | 수정일 2017.08.03

  다운로드 장바구니
• 

  [verilog HDL] 감산기와 비교기의 설계

  전가산기와 큰 차이가 없었다.Prelab2에서는 Prelab1에서 만든 1bit 전감산기를 이용하여 4bits 전감산기를 설계하고 FPGA에서 작동시켜 보았다. ... 설계시 XOR 게이트를 사용하여 1bit 감산기를 만든 후 이를 Module Instance를 사용하여 4bits 감산기를 설계한다.2) Simulation으로 설계된 디자인을 검사해 ... 출력값 두개는 각각 다른 LED에 연결되도록 설계한다.2) 4bit 감산기를 설계한다.

  리포트 | 27페이지 | 3,000원 | 등록일 2014.11.02

  다운로드 장바구니
• 

  전전컴설계실험2-6주차결과

  감산기와 4-bit 감산기를 구현하는 것이다. 1-bit 감산기에서 감산연산은 피감수비트의 반전비트와 감수비트의 가산연산으로서 작용이 포함되어 있기 때문에 감산논리회로는 가산논리회로를 ... 그 결과 4-bit 감산기도 1-bit 감산기의 Ripple Carry방식의 연결로서 볼 수 있다. ... – B – Bin = ((X-Y)-Bin)이므로X-Y의 반감산기 출력과 Bin을 입력으로 하는 반감산기가 2개로 합해진 형태이다.또한, 1비트 반감산기차원에서 {Bout, D} =

  리포트 | 17페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15

  다운로드 장바구니
• 

  연산회로 예비보고서

  ■반감산기와 전감산기-반감산기는 반가산기와 마찬가지로 두 개의 입력에 대한 감산기이며, 전감산기는 전가산기와 마찬가지로 세 개의 입력에 대한 감산기입니다.그림 8 반감산기 회로와 진리표 ... ■직렬 가산기-직렬가산기는 전가산기 하나만을 이용하여 N비트의 가산을 할 수 있는 가산기입니다.직렬 가산기를 만들기 위해서는 시프트 레지스터 두 개에 각각 A, B 를 넣어 LSB가 ... B) OPLUS C _{i`n} ②C _{out} =AB+(A OPLUS B)C _{i`n}■병렬 가산기-병렬가산기는 N비트의 가산기를 만드는 데 있어서 N개의 전가산기를 연결하여

  리포트 | 2페이지 | 1,500원 | 등록일 2014.11.28

  다운로드 장바구니
• 

  Lab#04 Combinational Logic Design 1

  Adder의 Sum과 Carry처럼 Difference와 Borrow의 output을 가지며전감산기 진리표ABBinDBout00000001110101101101100101010011000111116 ... Full adder8다. Prelab3. 4bit adder9라. Prelab4. Full subtractor10마. Prelab5. 4bit subtractor114. ... Precaution6) 실험회로를 꾸밀 때에는 장비의 전원을 OFF한다7) 회로를 완성한 후, 회로와 전원이 올바르게 완성되었는지 확인한다.8) 전원을 연결한 후, 스위치를 조작하여

  리포트 | 24페이지 | 1,500원 | 등록일 2016.09.11

  다운로드 장바구니
• 

  논리회로실험) 가산기 감산기 결과보고서

  비트의 x , y 가 입력이 되었을 때 n+1 비트의 s 가 출력이 된다.① 8 bit 가산기를 이용한 감산기 회로 구현- Input : a[7..0] , b[7..0] 의 8비트 ... [a : nagative] - Output : s[8..0]의 9비트② 8bit 가산기를 이용한 감산기 회로 Testbench 작성- 가산기를 이용한 감산기 회로 Testbench ... 와 Compilation- 10 ns 마다 변화하는 Input(a, b) 8비트와 Output(s)9비트를 알아보기 위한 Testbench.③ 가산기를 이용한 감산기 회로 Wave

  리포트 | 10페이지 | 2,000원 | 등록일 2014.01.06

  다운로드 장바구니