"ns 3" 검색결과 81-100 / 11,019건

• 

  오징어게임으로 보는 평판매체의 성공사례

  오징어게임의 흥행요인에는 입소문, sns와 같은 제 3자인 소비자들의 자발적인 행위로 확산된 평판매체의 역할이 톡톡히 했다는 생각이 듭니다. ... 그리고 이를 자신의 sns에 게시하게 됩니다. 또는 작품에 나온 영상을 재치 있게 편집해서 sns에 게시합니다. 소비자들이 직접 자발적으로 확산시키는 것입니다. ... 이렇게 sns로 오징어게임에 대한 다양한 영상, 사진, 글들이 빠르게 확산이 되자 ‘오징어게임’을 본 사람들은 댓글로 반응을 하게 되고, 이를 본 (아직 오징어게임을 접하지 않은)

  리포트 | 1페이지 | 2,500원 | 등록일 2023.03.11 | 수정일 2024.08.05

  다운로드 장바구니
• 

  컴퓨터 구조 연습문제 2장 2.1 2.2

  = 1.5ns명령어 실행 = 3 * 0.5ns = 1.5ns총 1.5+1.5 = 3ns가 걸린다.2.*************825000090004020300048250200201202203025000048250200201202203PCACIRPCACIR ... 컴퓨터구조 2장 연습문제2.1명령어인출과 실행에는 세 개의 CPU 클록 주기 만큼의 시간이 걸리므로그리고 주파수가 2GHz일때 클록주기는 0,5ns 이므로명령어 인출 = 3 * 0.5ns

  시험자료 | 1페이지 | 1,500원 | 등록일 2020.09.28

  다운로드 장바구니
• 

  VHDL을 통해 구현한 ShiftRegister 실습보고서

  L 3회465ns111011101111101110Circular L 4회470ns011100101111101110Mode=10, dir=0, Logical R 실행475ns111100101101110111Logical ... Logical shift4-3)Arithmetic shift(산술 시프트)산술 shift이다. 앞의 두 shift와는 다르게 부호비트(MSB)가 보존된다. ... itemno=B381910522" http://itempage3.auction.co.kr/DetailView.aspx?itemno=B381910522 현관문 비밀번호, 그림8.

  리포트 | 16페이지 | 2,000원 | 등록일 2020.12.24

  다운로드 장바구니
• 

  컴퓨터구조론 5장 연습문제 풀이 (개정5판, 생능출판, 김종현)

  ML1에 대한 적중률이 90%라고 했으므로 평균 기억장치 액세스 시간 = 200ns x 0.9 + 200ns x 0.1 = 18ns + 20ns = 38ns이다.답: 38ns5.2과정 ... 100ns = 6.8ns + 15ns = 21.8ns답: 21.8ns5.17과정: 검사 시간(Tk)은 캐시 미스인 경우, 즉 주기억장치 액세스 시간에 포함되므로 Tk = 2ns라면 ... ) x (100ns + 2ns) = 22.1ns이다.답: 22.1ns5.18과정: 문제에서 주기억장치 액세스 시간이 100ns, 캐시의 액세스 시간이 10ns일 때 평균 기억장치 액세스

  리포트 | 19페이지 | 3,000원 | 등록일 2021.04.29

  다운로드 장바구니
• 

  결과 레포트 디회 1장 디지털 회로의 동작과 Schmitt Trigger

  _{PHL}3.4ns3.4nst _{PLH}19.2ns4.4ns표 22-3 Inverter의 동작시간(수직감도 : 입력 2V, 출력 2V, 수평감도 : 10ns)(수직감도 : 입력 ... 12ns, 하강시간이 10.2ns,t _{PHL}이 3.4ns,t _{PLH}이 4.4ns가 나왔다. ... 0일 때 각각 7.1ns, 11.4ns, 12.3ns로 인버터의 개수가 늘어날수록 지연시간이 늘어나는 것을 관찰할 수 있었다.

  리포트 | 3페이지 | 1,000원 | 등록일 2020.06.08

  다운로드 장바구니
• 

  인하대 FPGA 실습

  따라서 50ns에서 1001(2)이 오른쪽으로 shift되고 입력으로 1이 들어온 1100(2)이 되는 것을 확인 할 수 있다. 60ns에서도 마찬가지로 1110(2)이 되는 것을 ... #0ns초기 값으로 CLK=1, RESET=0, IN=0 으로 시작한다. CLK=1로 시작했기 때문에 posedge로 인식된 것 같다. ... 출력 값을 보면 10ns에서 들어온 입력 값 1이 클럭의 posedge마다 오른쪽으로 한 칸씩 shift되는 것을 확인 할 수 있다. (0010(2) 출력)#40nsIN=1으로 변경되었다

  리포트 | 2페이지 | 20,000원 | 등록일 2022.09.09

  다운로드 장바구니
• 

  sns 중독으로 인한 인간소외 현상과 해결 방안

  들어가며 : 현대 사회 sns 의존의 심화와 인간 소외2. sns로 인한 인간 소외 양상2.1 포모 증후군2.2 온라인 비교2.3 익명성과 악성 댓글3. ... 인간 소외 현상의 해결 방안3.1 사회적 대안 - 치료 지원과 사회적 분위기 형성3.2 법률적 대안 - 실명제와 악성 댓글 규제법4. ... 그에 비해 악성 댓글로 인한 정신적인 고통은 신체적 피해에 비해 수치화되기 어렵고, 인터넷상에서 여론이 퍼지는 것 또한 막을 수 없으므로 각별한 주의가 필요하다.3.

  리포트 | 7페이지 | 3,000원 | 등록일 2020.12.26 | 수정일 2021.10.28

  다운로드 장바구니
• 

  디시설, 디지털시스템설계 실습과제 12주차 인하대

  정리하자면 최상위 비트가 1(음수)인 경우 ab이므로 3항연산자에 나타난 것처럼 0이 출력된다. ... 가감산 연산은 a가 b보다 작을 경우 1, 크거나 같을 경우 0을 출력하도록 3항연산자 ((less==1)? ... 1 : ALU_1 모듈(0~30bit까지 사용하는 모듈) 코드그림 SEQ 그림 \* ARABIC 2 : ALU_2 모듈(최상위 31bit) 코드그림 SEQ 그림 \* ARABIC 3

  리포트 | 8페이지 | 1,500원 | 등록일 2021.08.31

  다운로드 장바구니
• 

  컴퓨터 구조론 5판 2장 연습문제

  따라서 파이프라인을 사용하지 않을 때의 시간 3.25ns보다 0.75ns만큼 느리다.(4) 100개의 명령어를 실행하는데 걸리는 시간은 파이프라인을 사용하지 않을 경우, 3.25ns ... / 1003ns ≒ 3.39배이고, 효율(E) = 속도 향상/파이프라인 단계의 수 = 3.39 / 4 = 0.8475이다.2.9 어떤 CPU에서 명령어 실행 과정이 네 개의 사이클들로 ... 데 걸리는 시간은 모든 사이클을 처리하는데 걸리는 시간과 같으므로 0.5ns + 1.0ns + 1.0ns + 0.75ns = 3.25ns이다.(2) 각 파이프라인의 단계들을 처리하는데

  리포트 | 9페이지 | 1,000원 | 등록일 2019.12.29 | 수정일 2020.04.14

  다운로드 장바구니
• 

  컴퓨터 구조론 5판 5장 연습문제

  된다.평균 기억장치 액세스 시간 = 0.8 × 20ns + 0.2 × (200ns + 0.3 × 200ns) = 68ns5.28 평균 기억장치 액세스 시간 = 0.6 × 2ns + ... 100ns × 010ns5.3 2진수를 16진수로 표기하는 방법은 A0부터 네 자리씩 끊어서 0~E까지 변경 후, 맨 끝에 16진수 표기임을 알려주는 H를 붙이면 된다.주소16진수 ... 표기A11A10A9A8A7A6A5A4A3A2A1A0(1)000000000000H1111111111FFH(2)0000000000000H11111111113FFH(3)000000000000000H111111111111FFFH5.4

  리포트 | 11페이지 | 1,500원 | 등록일 2020.01.13 | 수정일 2020.06.04

  다운로드 장바구니
• 

  VHDL_4_counter, sequence detector, 4way traffic light counter, Soda vending machine

  시뮬레이션 결과 및 설명I) 50ns 이하, clock = falling_edge, Re 설명1~3)라이브러리 선언5~9)카운터 설계를 위한 CLK, Reset, Y(출력) 포트 선언13 ... 시간이 되면 GR로 상태 변화.3. ... 발생시 동작16) reset = 1 이면 0으로 초기화17) falling_edge일 때 동작18~21) JKFF의 동작 기술, 실제로 사용하는 건 J=K=1일 때25) 값 출력3.

  리포트 | 34페이지 | 2,000원 | 등록일 2021.09.23 | 수정일 2022.04.04

  다운로드 장바구니
• 

  중심정맥관 Central Venous Catheter 교육 자료

  + Heparin 250IU 2.5ml (1:100) Broviac 2ml NS flushing 또는 Heparin 150IU 1.5ml (1:100) 3ml NS flushing ... flushing + Heparin 300IU 3ml (1:100, 7 일 마다 ) 10ml NS flushing + Heparin 300IU 3ml (1:100) Hickman 5ml ... 방법 준비물품 : 헥시딘 , 10cc syringe 3 개 이상 , NS, 검체 용기 , 필요 시 heparin 1. 카테터의 Clamp 를 모두 잠근다 . 2.

  리포트 | 17페이지 | 2,500원 | 등록일 2022.09.25 | 수정일 2022.09.30

  다운로드 장바구니
• 

  사례기반간호학 실습 PASSBAR 보고서

  의미 있는 검사 결과V/S: BP 120/90 mmHg, PR 90, RR 26/sec, BT 37.5˚C, SpO2 96%L.O.C: Stupor, GCS: 9점, Pupil 3P ... /3P(isocoric), Post-OP Lab: Hb 8.9 g/dL, JP drain 적용, O2 keep, EKG monitoringSafety concerns억제대 적용여부, ... Hemorrhage, Subdural bolt 설치Assessment의식상태 - 변경시, 활력징후 - 비정상 시V/S:BP 120/80mmHg, PR 90, RR 26/sec(▲), BT 38.3˚

  리포트 | 1페이지 | 1,000원 | 등록일 2023.07.24 | 수정일 2023.07.27

  다운로드 장바구니
• 

  인하대학교 / 기계공학실험A_복합재료 결과보고서

  기계공학실험B 인하대학교 기계공학과제출자 :Revision. 12022년도 2학기기계공학실험 A< A-8 복합재료 실험 >Report(오후 6조)A-1A-2A-3A-4인장 및 충격실험좌굴 ... 이 밖에 Stress-Strain 곡선을 보면 중간중간 급격히 바뀌거나 깨진 부분이 보이는데 시편을 적층시킬 때 내부에 결함이 생기거나 3접점 굴곡 시험기의 하중 핀 부분의 면적이 ... sigma _{u} _{ns} = 45.724Mpa).

  리포트 | 6페이지 | 2,500원 | 등록일 2023.04.13

  다운로드 장바구니
• 

  디시설, 디지털시스템설계 실습과제 11주차 인하대

  따라서 4비트 CLA의 critical path delay는 10ns – 3.328ns = 6.672ns 가 된다.32비트 CLA의 경우 LUT 와 Flip Flop, IO포트의 Utilization이 ... path delay = required clock – worst negative slack(WNS)으로 계산하는데, 4비트 CLA의 경우 report에서 확인할 수 있는 WNS는 3.328ns이다 ... 그림 \* ARABIC 1 : 모듈 코드(32비트의 경우 parameter만 수정)그림 SEQ 그림 \* ARABIC 2 : 테스트 벤치 코드그림 SEQ 그림 \* ARABIC 3

  리포트 | 9페이지 | 1,500원 | 등록일 2021.08.31

  다운로드 장바구니
• 

  VHDL_3_RAM,ROM,JK Flip Flop, Register

  그렇지 않고 enable이 1이고 clcok가 rising edge라면 입력되는 데이터를 출력3. 시뮬레이션 결과 및 설명 ... ~16)Rom에 초깃값을 저장하기 위한 배열선언18~19)Rom에 저장된 데이터는 바뀌지 않으므로 상수로 선언하고초기화22~27)주소를 읽어드려서 해당 주소에 저장된 데이터를 출력3. ... 병렬레지스터는 한 clock에 모든 FlipFlop이 동시에 입력을 받을 수 있고, 동시에 출력이 가능하도록 한다.2.소스코드 설명Shift Register1~2)라이브러리 선언3~

  리포트 | 13페이지 | 2,000원 | 등록일 2021.09.23 | 수정일 2022.04.04

  다운로드 장바구니
• 

  인하대 VLSI 설계 6주차 Flip-Flop

  Master는 transparent, Slave는 hold이며 clk = 1일 때 Master는 hold, Slave는 transparent한 특성을 갖는다는 것을 알 수 있다.3) ... 이 때 Q는 다음 rising edge까지 1을 유지했다. 16ns의 rising edge에서 D가 1이므로 Q 역시 1을 유지했고 24ns의 rising edge에서 D값이 0이기 ... 첫번째 그림인 Post-sim에서 결과를 확인해 보면 8ns부근의 rising edge 전 D의 값은 1이고 Master는 hold 상태가 된다. 8ns에서 clk의 rising(positive

  리포트 | 8페이지 | 2,000원 | 등록일 2023.03.15 | 수정일 2023.03.22

  다운로드 장바구니
• 

  논리회로설계실험 8주차 register 설계

  다시 그 1-bit register의 output을 다음 1-bit register의 input으로 입력하는 과정을 반복하여 output[7:0]을 출력한다.3.3) Testbenchmodule ... Verilog Implementations(코드 실행)3.1) 8-bit register (Structural modeling)위의 그림은 8-bit register structural ... 이후에 180ns가 되었을 때, RST = 1이 되므로 input으로 11001010등이 입력되어도 00000000으로 출력되는 것을 알 수 있다.

  리포트 | 5페이지 | 3,000원 | 등록일 2023.09.11

  다운로드 장바구니
• 

  [인하대 전자기초디지털논리설계]VHDL을 이용한 4bit Full Adder 설계

  입력 Cin 값의 초기값은 ‘0’, 3ns delay 간격으로 ‘1’로 변경(또는 ‘1’에서 ‘0’으로)조건 3)?1bit fulladder 설계 시 XOR 연산 사용 금지4. ... Cin값은 초기값 “0”에서 3ns 간격으로 1로 반복 변경되며 출력값인 Sum, Cout 역시 의도한대로 잘 나왔음을 확인할 수 있다.5. ... 입력 X값의 초기값은 “0101”, 2ns 간격으로 X값을 “1011”으로 반복 변경?

  리포트 | 4페이지 | 1,500원 | 등록일 2022.03.14

  다운로드 장바구니
• 

  양자역학 계산 결과 리포트

  여기서 필요한 2개의 변수인 A와 (k1+k0)가 필요한데 각각의 값은 1과 0.02로 하고, 그 값을 입력하여 함수를 그리면 아래 그림의 주황색 같은 그래프가 나온다.3. ... 여기서 X축은 시간(ns)을 나타내며, Y축은 Inteensity(a.u.)를 나타내고 있다.2) 위의 차트의 자료들을 위의 식을 이용하여 model이라는 함수를 그린다. ... 구하고자 하는K _{1}의 값은 0.007765016ns ^{-1}라는 사실을 확인할 수 있었다.과제 2) 480nm 데이터를 아래의 식를 이용하여 분석해본다.

  리포트 | 4페이지 | 2,000원 | 등록일 2022.05.24

  다운로드 장바구니