"4:1 MUX" 검색결과 101-120 / 810건

• 

  디지털회로실험 산술논리연산회로 결과

  B는 선택하는 기능에 따라 0,1,혹은 임의설정이 가능했다. 출력식에 있는 A는 2진수 A1A2A3A4와 같고, Y입력에 있는 B는 B1B2B3B4와 같다. ... MUX에 입력되는 S1과 S0는 SELECT A, SELECT B에 연결하였고 이 실험 역시 A와 B에 가하는 전압을 다르게 하면서 출력이 맞게 나오는가 확인하였다. ... 그리고 4비트 전가산기 74LS283을 이용하여 출력 F1F2F3F4와 Cout을 얻었다.논리연산회로에서는 OR, XOR, AND ,NOT의 여러 게이트들을 썼는데 우리는 이 중 XOR과

  리포트 | 4페이지 | 2,500원 | 등록일 2021.04.16

  다운로드 장바구니
• 

  기초 Risc v 설계 코드와 검증 코드( RiscV 기계어 코드 파일 만는는 타스크 함수 포함)

  ,pc_out;wire [31:0] instr;wire [32:0] imme_o;wire [4:0] rindex1,rindex2,windex;wire [4:0] raddr1,raddr2 ... out(wdata_w),.in0(alu_o),.in1(mdata),.sel(MemtoReg));Mux21 U19 (.out(wdata),.in0(wdata_w),.in1({31'b0 ... Mux21 (out,in0,in1,sel);output reg [31:0] out;input [31:0] in0, in1;input sel;always @(*)beginif (sel

  리포트 | 49페이지 | 10,000원 | 등록일 2021.11.05

  다운로드 장바구니
• 

  서강대학교 디지털논리회로실험 8주차 결과보고서

  1. 실험목적1) Shift RegistersShift registers의 구조와 동작원리를 이해한다.Shift register를 활용하여 multiplier를 구성한다.2. ... 이 구조에서 flip flop의 입력부분에는 2-input MUX가 사용되어 load와 shift의 선택에 따라 데이터를 선택 하게 되며, 병렬데이터를 직렬데이터로 변환하는 기능을 ... Shift register에는 4가지 구조가 존재한다.① Serial-in, serial-out이 구성 bit수만큼 데이터를 지연시키는 역할을 한다.② Serial-in, parallel-out저장되는

  리포트 | 14페이지 | 1,000원 | 등록일 2021.10.02

  다운로드 장바구니
• 

  서강대학교 디지털논리회로실험 - 실험 9. Memory Elements : ROM/RAM 결과 보고서

  한편, 2개가 아닌 4개의 7-segment를 구 동하기 위해서는 4-to-1 MUX를 이용하고 select input에 2-bit up counter의 출력을 인가하면 된 다. ... 실험 결과 및 분석1) 과정 1~4실험 키트의 ROM에 저장된 데이터를 확인하였다. 회로는 [그림 1], [그림 2]와 같다. ... Clock 신호와 2-to-1 MUX (74LS157), NOT gate 를 이용하여 한 번에 하나의 7-segment만 표시되도록 한 후 clock의 주파수를 높이면 잔상 효과에

  리포트 | 6페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

  다운로드 장바구니
• 

  [전자계산기구조]F(A,B,C) = ∑(2,4,6,7)의 진리표를 작성하고 , A,B 그리고 B,C를 각각 선택선으로 했을대 4x1 멀티플렉서 블록도를 설계하여 도시하시오

  전자계산기 구조F(A,B,C) = ∑(2,4,6,7)의 진리표를 작성하고 , A,B 그리고 B,C를 각각 선택선으로 했을대 4x1 멀티플렉서 블록도를 설계하여 도시하시오1. ... 첨부파일을 참고하여 과제를 수행하시오.F(A,B,C) = ∑(2,4,6,7)의 진리표를 작성하고 , A,B 그리고 B,C를 각각 선택선으로 했을대 4x1 멀티플렉서 블록도를 설계하여 ... 멀티플렉서 (Multiplexer)와 디멀티플렉서(Demultiplexer)멀티플렉서는 MUX, MPX라고 줄여 부르기도 하며, 여러 개의 입력 중 하나를 선택해 출력으로 내보내는

  리포트 | 4페이지 | 10,000원 | 등록일 2020.07.07 | 수정일 2021.05.11

  다운로드 장바구니
• 

  서울시립대학교 전전설2 5주차 결과레포트(코딩 성공적, A+, 10점 만점 11점)

  Results of Lab 5- 2비트 2:1 MUX 회로를 case 문을 사용하여 설계하시오.입력 A[1:0] : Bus SW1, 2입력 B[1:0] : Bus SW7, 8입력 S ... (selector) : Button SW1출력 Q[1:0] : LED1, 2- case 문을 활용한 코드2:1 MUX by caseTest benchSimulation 결과Pin ... Results of Lab 3- 교안의 4:2 인코더를 case 문을 사용하여 디자인 하시오.입력 : A[3] : Button SW1 ~ A[0] : Button SW4출력 : Y[

  리포트 | 28페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.20

  다운로드 장바구니
• 

  Verilog를 이용한 고성능의 16비트 adder를 설계

  구현해야 하는데, 주어진 게이트로 MUX를 구현했을 때 발생하는 지연시간이 Gray/Black cell에 비교하여 크다. ... 위에서부터 연산인자 A, B, 그리고 보수 여부를 결정하는 ci, 연산결과 값 sum, co 순서이다.Fig. 1 Waveform of radix-4 Kogge-Stone Adder01F4 ... -4 (for delay)A (HEX)B (HEX)SUM (HEX)Delay (㎱)reduction ratio (%)radix-2radix-40000000000001.40.935.70064006400C81.31.27.716F2E4A253C1.71.417.600320019004B1.41.37.18C226386EFA81.21.016.701F40258044C1.41.214.30000000000001.40.842.9FFFF000100001.41.5

  리포트 | 3페이지 | 1,500원 | 등록일 2020.04.15

  다운로드 장바구니
• 

  (기초미시경제론) 생산가능곡선이 왜 우하향하면서 원점에 대해 오목한(기울기가 증가하는) 형태를 가지는지 설명하시오

  /MUy두 재화의 시장에서의 교환 비율 = 두 재화의 주관적 교환 비율표 SEQ 표 \* ARABIC 4 소비자 효용 극대화 : 무차별곡선과 예산선의 접점에서 소비III. ... , x재와 y재 간의 주관적 교환 비율) 체감의 법칙으로 인해 x축에 근접할수록 기울기가 완만해지고 y축에 근접할수록 기울기가 가팔라짐4) 소비자 효용의 극대화소비자는 주어진 예산선에서 ... < I2 < I3의 효용 수준)셋째, 원점에 대해 볼록한 모양: 무차별곡선은 원점에 대해 볼록한데, 한계대체율(MRS, 무차별곡선의 기울기 ; 두 재화의 한계효용의 상대값 MUx/MUy으로

  방송통신대 | 8페이지 | 2,000원 | 등록일 2023.01.18

  다운로드 장바구니
• 

  F(A,B,C) = ∑(2,4,6,7)의 진리표를 작성하고 , A,B 그리고 B,C를 각각 선택선으로 했을대 4x1 멀티플렉서 블록도를 설계하여 도시하시오

  전자계산기 구조F(A,B,C) = ∑(2,4,6,7)의 진리표를 작성하고 , A,B 그리고 B,C를 각각 선택선으로 했을대 4x1 멀티플렉서 블록도를 설계하여 도시하시오1. ... 첨부파일을 참고하여 과제를 수행하시오.F(A,B,C) = ∑(2,4,6,7)의 진리표를 작성하고 , A,B 그리고 B,C를 각각 선택선으로 했을대 4x1 멀티플렉서 블록도를 설계하여 ... 멀티플렉서를 줄여서 MUX 라고도 표현한다.디멀티플렉서는 하나의 input으로 데이터를 받아 여러 개의 출력선 중 원하는 위치에 출력하는 조합회로이다.

  리포트 | 5페이지 | 10,000원 | 등록일 2020.07.01 | 수정일 2020.07.02

  다운로드 장바구니
• 

  방통대 방송대 컴퓨터구조 5페이지 암기노트 핵심요약정리

  순서기)제어주소레지스터(CAR)제어기억장치(ROM)제어데이터레지스터(CDR)유형마이크로프로그램(펌웨어) 의한: 제어단어(마이크로명령어/연산) 사용마이크로명령어: A B D F H MUX1 ... - / 시프트 –구성: 산술논리연산장치(ALU) + 레지스터(데이터/연산결과저장) + 내부버스(멀티플렉서, 디코더)제어단어: 제어변수(선택신호-마이크로연산 선택) 묶음 / ALU(4) ... (내/외부) MUX2(상태비트8가지) ADRS(ROM 10진주소)하드웨어 의한: 제어상태 갖는 순서회로 (제어순소 상태도 설계)블럭도: (시간발생기) 명령어레지스터(IR)해독기(디코더

  방송통신대 | 5페이지 | 3,000원 | 등록일 2024.04.10 | 수정일 2024.04.12

  다운로드 장바구니
• 

  [마이크로컨트롤러]9th_AD변환기

  (10 비트 ) 을 저장 → 변환 결과 좌측 정렬 11 (3) MUX4:0 : 아날로그 입력 채널 및 증폭비 선택 비트 MUX4:0 단극성 입력 (+) 차동입력 (−) 차동입력 이득 ... ADC1) 아날로그 입력 채널 1 PF2(ADC2) 아날로그 입력 채널 2 PF3(ADC3) 아날로그 입력 채널 3 PF4(ADC4/TCLK) 아날로그 입력 채널 4 PF5(ADC5 ... ADPS0 주파수 분주율 0 0 0 0 0 1 /2 0 1 0 /4 0 1 1 /8 1 0 0 /16 1 0 1 /32 1 1 0 /64 1 1 1 /128 (2) 단일변환모드 및

  리포트 | 20페이지 | 1,500원 | 등록일 2022.10.10

  다운로드 장바구니
• 

  디지털논리와 컴퓨터설계(5판) 3장 연습문제

  4개의 함수 모두 최소항의 합 형태의 식으로 변환해야 함2) 멀티플렉서로 구현할 경우 해당 출력 함수에 대한 진리표를 그려서 MUX의 입출력 연결 관계를 찾아내어야 함(1) 이 회로를 ... {X}} {bar{Y}} {bar{Z}} +YZ#F _{3} =YZ+XY#F _{4} =bar{X}Y+XY bar{Z} - 조합회로가 아래의 4가지 부울 함수로 정의되어 있다. 1) ... 하라.(1) 4개의 입력을 제일 왼쪽 MSB로부터 제일 오른 쪽 LSB 쪽으로 순서대로 D3, D2, D1, D0라 하고, 출력을 A1, A0, V(Valid)라 할 경우 교재의

  리포트 | 3페이지 | 2,500원 | 등록일 2021.10.25

  다운로드 장바구니
• 

  충북대학교 전자공학부 4비트 산술논리회로와 시뮬레이션 예비보고서

  먼저 S1과 S0의 값에 따라 MUX에 의해 출력 Y(B,bar{B}, 0, 1)의 값이 결정되고, ADDER에 의해 출력 D(Cin+A+Y)가 결정된다.선택 단자입력출력동작S1S0CinYD ... ◆ 목 적(1) ALU(Arithmetic Logic Unit)의 기능과 구조를 이해한다.(2) MyCAD의 사용법을 익힌다.(3) MyCAD를 이용하여 4비트 ALU를 설계하고 시뮬레이션한다 ... 익히고, 2x4 decorder에 대한 회로도와 시뮬레이션 결과 및 심볼을 프린팅하시오.

  리포트 | 4페이지 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.15

  다운로드 장바구니
• 

  2020학년도 1학기 출석수업대체과제물 디지털논리회로

  1 멀티플렉서를 이 용하여 설계하시오.먼저 최소항의 변수 A,B,C를 MUX에 할당했다.주어진 부울함수로 진리표, 구현표를 작성하였다. ... MUX의 입력결정을 위해 구현표를 작성하여 아래의 값을 얻게 되었다.최소항ABCF0000010010201013011141000510116110171110I_{ 0}I _{1}I _{ ... 사용※교재 1장(주관식문제 4번)1.

  방송통신대 | 10페이지 | 6,000원 | 등록일 2020.05.27

  다운로드 장바구니
• 

  Analog to Digital Converter 보고서

  샘플링을 더 자세히 할수록 데이터의 양이 커진다는 단점 또한 존재한다.3) 아두이누 메가는 최대 10비트의 분해능을 가지며 그 이상의 값이 들어올 경우, 가까운 값으로 처리한다.4. ... ADC_arduino Mega- Atmega2560 ADC에는 16채널- 각각의 ADC는 10비트의 분해능을 가진다.- ADC는 아날로그의 전압측정이 가능하다.- MUX를 통한 채널확장을 ... 아날로그-디지털 변환과정1. 0~5V(아두이누 메가 기준)의 전압이 인가된다.2.

  리포트 | 4페이지 | 1,000원 | 등록일 2022.04.07

  다운로드 장바구니
• 

  경제학원론 미시경제부분 정리

  / MUY- 효용 극대화 조건=>MUX / MUY = PX / PY or MUX / PX = MUY / PY6. ... 01 경제학의 대상과 분류1. ... 경제적 자원: 현금이나 물질적 자원뿐 아니라 시간, 기술, 아이디어 등도 포함- 따라서 경제학은 자원의 희소성이라는 제약하에서 경제주체들이 어떻게 최적의 선택을 하는가를 연구하는 학문4.

  리포트 | 21페이지 | 1,000원 | 등록일 2020.06.22

  다운로드 장바구니
• 

  정보컴퓨터 과목별 기출 주제정리 20개년 (2002~2022)

  / 라우팅테이블 / 보안전자서명/ 서브네팅프로시저전달(프로그래밍언어론)2010 2차CISC vs RISC그래프(1bit 다른)IP + UDP헤더 검사합2011MUX공통버스시스템/파이프라인 ... tlb hit)/메모리할당덱/레드-블랙 트리/스택(후위표기)/최소비용신장트리(크루스칼)/힙정렬/보간탐색DBMS/ 관계대수=SQL/ 회복(즉시갱신)/ 관계스키마 설계IPv6 vs IPv4 ... 2PLPHFC네트워크/Go back n vs 선택적 반복2008배열 승산기/JK F/F"우선순위 역전/프로세스동기화(생산자/소비자, 모니터)"이중연결리스트/최소 신장트리(prim)/B트리(2-3-4트리

  시험자료 | 1페이지 | 2,000원 | 등록일 2022.04.14

  다운로드 장바구니
• 

  논리회로실험 비교기와 MUX, ALU 결과보고서

  비교기와 MUX, ALU1. 실험 목표VHDL의 Subprogram으로서 함수와 프로시저를 사용하여 예비보고서에서 배운 4비트 ALU를 작성한다. ... 실험 결과- 실험 1. 4가지 기능을 가진 ALU를 Function과 procedure를 사용하여 설계하시오.1) 논리기호와 진리표ALU의 논리기호ALU의 진리표S1S0논리식사용00Y ... 첫 번째의 경우 1010 + 0111을 하면 0001의 값, 즉 1이 되어야 하는데, 1010 앞에 1을 붙이지 않고 0을 붙이게 되면 01010 + 00111이 되고 이를 계산하면

  리포트 | 5페이지 | 1,500원 | 등록일 2021.10.01

  다운로드 장바구니
• 

  디지털 논리회로 실험 4주차 Multiplexer 예비보고서

  인에이블 입력은 2개 이상의 멀티플렉서IC를 확정하여 많은 입력들을 가지는 디지털멀티플렉서로 만드는데 사용할 수 있다. 2개이상의 MUX들이 1개의 IC내에 포함될 수 있다. ... 멀티플렉서는 약자로 MUX라고 표현한다. 멀티플렉서 IC들도 디코더처럼 회로 동작을 제어하는 인에이블 입력을 가질 수 있다. ... 그림 4-1은 4-to-1 멀티플렉서의 회로도와 진리표이다.그림 4-1(a). 4-to-1 멀티플렉서(b) 멀티 플렉스 심볼멀티플렉서는 AND 게이트들과 인버터들은 디코더의 회로와

  리포트 | 12페이지 | 1,500원 | 등록일 2021.04.22 | 수정일 2022.04.17

  다운로드 장바구니
• 

  디시설, 디지털시스템설계 이론과제 8주차 인하대

  입력하는 mux를 사용하여 4개의 방식 중 하나를 선택하도록 했다. ... 이후 select 00(hold data)을 확인하기위해 우선 4비트 din 0101을 load했다. 20ns후 select로 00을 선택해 data가 정상적으로 hold(변화없음) ... 따라서 reset_n신호는 clk와 동기화 되지 않는 asynchronous 신호이다. universal shift register는 4개의 방식으로 작동하기 때문에 2비트 select신호를

  리포트 | 4페이지 | 1,500원 | 등록일 2021.08.31

  다운로드 장바구니