"Flip-flop" 검색결과 101-120 / 1,129건

• 

  실험5예비[1].Latch&Flip-Flop

  위에 회로는 CLK에 Bubble이 있기 때문에 T가 Falling Edge일 때 Toggle로 동작한다.Latch와 flip-flop의 차이점을 설명하라.Latch나 Flip-flop ... 목 적Flip-Flop의 기본이되는 R-S F/F을 비롯한 여러 종류의 F/F을 구성해보고 동작 특성을 실험을 통해 알아본다.2. ... Latch와 Flip-flop의 동작기호를 보면 Latch인지 F/F인지 바로 구분이 되는데, 사각형 IC 테두리 내에 삼각형으로 Edge Trigger 표시가 있으면 그 IC는 F

  리포트 | 7페이지 | 1,000원 | 등록일 2011.06.27

  다운로드 장바구니
• 

  쌍안정멀티바이브레이터(Flip-Flop).

  실 험 예 비 보 고 서실험 단원 및 제목쌍안정멀티바이브레이터(Flip-Flop)검사란1) 실험 목적여러 가지 쌍안정멀티바이브레이터(Flip-Flop)의 특성과 동작에 대한 학습한다 ... 플립플롭(flip-flop)은 외부에서 입력을 가하지 않는 한 원래의 상태 (무한정 2진식 상태)를 유지한다. ... 따라서 이 FF의 이름은 Reset-Set Flip Flop이 되는 것이다. 그리고 Q'는 항상 Q의 반대 레벨이다.

  리포트 | 7페이지 | 2,500원 | 등록일 2009.07.11

  다운로드 장바구니
• 

  FLIP-FLOP의 동작원리를 VHDL로 확인한 예비

  Flip-Flop의 동작 특성을 이용하여 serial-to-parallel register를 VHDL로 구성해 보고 확인한다.Level trigger & edge trigger0과 ... 전자전기컴퓨터설계실험2Postlab ReportMUX & DEMUXIntroductionFlip-Flop의 종류, 동작 특성 등을 알아 보고 VHDL code로 구성하여 실제로 구현해 ... 그래서 D FF는 데이터를 잠깐 간직하는 register 등과 빠른 속도의 용량이 작은 메모리 등에 많은 이용이 되고 있다.DCpQ0, 1↑0, 1J-K Flip FlopJ-K FF은

  리포트 | 8페이지 | 1,500원 | 등록일 2010.04.25

  다운로드 장바구니
• 

  [아주대] 논리회로실험 6장 예비(Latch & Flip-Flop)

  Experiment 6 Latch & Flip-FlopOBJECTIVES실험을 통해 여러 가지의 flip-flop 회로를 구성하고 filp-flop의 동작과 원리를 알아본다.RESUME ... 입력이 00인 경우도 생기지 않게 되어 enable이 인가되면 reset이나 set입력이 인가되는 상태가 생기게 된다.4) J-K Flip-FlopJ-K 플립플롭도 S-R 플립플롭에 ... 동시의 1을 입력하는 상태는 허용되지 않는데, 동시에 1의 입력이 들어가면 출력 Q와 Q’가 00과 11을 계속 반복하는 불안정한 상태가 되기 때문이다.2) R-S Flip-FlopR-S

  리포트 | 10페이지 | 2,000원 | 등록일 2013.09.25

  다운로드 장바구니
• 

  Positive edge triggered master-slave D flip flop 설계결과보고서

  논리 회로도 및 시뮬결과Master-slave D flip-flop이 positive edge triggered D flip-flop의 특성을 가지고 작동을 하기 때문에 여기에 reset과 ... master-slave D flip flop의 Digital 회로도를 구현. ... flop의 동작 특성· flip-flop : clock 신호에 동기되어 한주기 동안 1bit 정보(state)를 저장하는 소자· Positive edge triggered : Leading-edge

  리포트 | 6페이지 | 1,000원 | 등록일 2014.06.03

  다운로드 장바구니
• 

  논리회로실험 실험6 Latch & Flip-Flop 결과보고서

  7주차 결과보고서실험 6 Latch & Flip-Flop▶실험과정 및 결과◈ 실험 1 : R-S F/F구성 사진 :- 74HC00게이트 4개를 사용하여 결손도를 참고하여 회로를 구성하였다 ... (t-1)001Q(t-1)0110 : Reset1011 : Set111Q(t-1)’ : toggle001Q(t-1) = Reset 일 때001Q(t-1) = Set 일 때분석 :- ... 오른쪽의 LED가 Q’(t)이다.실험 결과 :예상결과실험결과 사진입력출력DCQ(t)Q’(t)00Q(t-1)001011111분석 :- 예상한 결과와 일치하는 실험결과를 얻었다.- S-R

  리포트 | 9페이지 | 1,000원 | 등록일 2013.09.08

  다운로드 장바구니
• 

  [아주대] 논리회로실험 6장 결과(Latch & Flip-Flop)

  Latch & Flip-FlopOBJECTIVES실험을 통해 R-S flip-flop, D-flip-flop, J-K flip-flop 회로를 직접 구현해보아 원리와 동작을 이해할 ... flip-flop, D-flip-flop, J-K flip-flop 회로를 직접 구현해보아 원리와 동작을 이해할 수 있었고, logic gate를 통해 만든 flip-flop회로와 ... 실제 D flip-flop 소자의 입출력 결과를 관찰하고 비교하였다.실험2에서 D flip-flop은 R-S flip-flop에서 R 스위치와 S 스위치를 하나로 묶어주어 두 스위치에

  리포트 | 8페이지 | 2,000원 | 등록일 2013.09.25

  다운로드 장바구니
• 

  아주대 논리회로실험 실험예비5 래치와 플립플롭(Latch & Flip-Flop)

  래치와 플립플롭(Latch & Flip-Flop) 예비보고서● 이론(1) Flip-flop(이하 F/F) : 두 가지의 안정 상태를 갖는 소자로서 외부로부터 신호가 인가되기 전까지 ... J-K F/F 등이 있다.(2) R-S F/F (R-S Latch with Enable)다음의 R-S F/F은 NAND 게이트로 만든 플립플롭 회로이다. ... J-K F/F은 S-R F/F의 단점을 보완한 플립플롭으로, S-R F/F에서는 동시에 1의 입력이 들어오면 안됬었다.

  리포트 | 7페이지 | 1,500원 | 등록일 2014.10.04 | 수정일 2017.08.03

  다운로드 장바구니
• 

  JK flip-flop으로 설계 LogicWorks로 구현하고 test

  입력 X가 있어서 X=0이면 000→001→011→010→110→111→101→100→000→ ……으로 변하고, X=1이면 000→001→010→011→100→101→110→111→000→ ……으로 변하는 카운터를 설계하고자한다.

  리포트 | 1,000원 | 등록일 2009.12.04

  다운로드 장바구니
• 

  아주대 논리회로실험 실험결과5 래치와 플립플롭(Latch & Flip-Flop)

  J-K F/F7476을 이용하여구성한 J-K F/FCJKQ(t)비고edge00Q(t-1)불변edge010Resetedge101Setedge11Q'(t-1)반전SimulationComent ... 먼저 J-K F/F은 S-R F/F의 단점을 보완한 플립플롭으로, 입력이 1,1일때를 제외하곤 S-R F/F과 똑같은 기능을 한다. ... 예비과제 (1)에서 구한 R-S latch를 구성한 후 출력을 측정하라74HC00을 이용하여 구성한 R-S latchSRQ(t)00Undefined01110011Q(t-1)(불변)SimulationComent

  리포트 | 5페이지 | 1,500원 | 등록일 2014.10.04 | 수정일 2017.08.03

  다운로드 장바구니
• 

  [결과]실험5. Decoder & Encoder & 실험6. Latch & Flip-Flop

  Latch & Flip-Flop1. 실험과정 및 결과? ... J-K Flip-Flop의 경우 회로의 동작은 R-S Flip-Flop과 다른 점은 J스위치와 K스위치가 모두 1로 들어갔을 때 출력 값이 이전 값의 반전으로 나오게 된다.사진번호JKCQ ... D Flip-Flop실험6-1에서는 NAND Gate와 NOT Gate를 이용하여 D Flip-Flop을 구성해보고 각 각의 입력 D와 C에 따라서 출력이 어떻게 나타나는지를 관찰하는

  리포트 | 7페이지 | 1,500원 | 등록일 2013.09.28

  다운로드 장바구니
• 

  전기전자기초실험 Chapter 10 Flip-Flop andCounter DesignReport

  In simple logic circuits, D flip-flop used in giving delay, T flip-flop used in counting numbers, and ... and processing units use flip-flops. ... ]③ Find out the application of flip-flops.Filp-flop is the simple logic circuit that using clock signal

  리포트 | 4페이지 | 1,000원 | 등록일 2011.12.18

  다운로드 장바구니
• 

  Flip-Flop의 종류와 특징 및 Flip-Flop을 구성하고 있는 작은 단위 Latch에 대하여 이해 실험레포트

  또한, RS Flip-Flop에서 원하지 않는 불확실한 상태를 제거한 Flip-Flop이다. ... SR Latch를 제작하여 동작을 확인해 본다.2) 74LS74를 이용하여 D Flip-Flop을 제작하여 동작을 확인해 본다.3) 74LS76을 이용하여 JK Flip-Flop을 ... 1.TitleFlip-Flop의 종류와 특징 및 Flip-Flop을 구성하고 있는 작은 단위 Latch에 대하여 이해한다.2.Name3.Abstract1) NAND Gate를 이용한

  리포트 | 21페이지 | 3,000원 | 등록일 2010.06.09

  다운로드 장바구니
• 

  ENCODER, LANCH & FLIP-FLOP

  flip-flop)이라고 말한다. ... triggered flip-flop)이라고 말한다. ... 플립플롭(Delay flip-flop 또는 Data flip-flop)은 그림 3-2에 나타낸 것과 같이 SR 플립플롭과 NOT 게이트 한 개를 사용하여 만들 수 있다.

  리포트 | 21페이지 | 3,000원 | 등록일 2007.06.18 | 수정일 2015.08.26

  다운로드 장바구니
• 

  전기전자기초실험 Chapter 10 Flip-Flop andCounter DesignPre-report

  ·Flip-Flop and Counter Design① Use verilog HDL code to express Master/Slave J-K Flip-flopFlip-flop is ... It can save 1 bit-data. It has two inputs J and K, CLK, and two outputs Q and Q`. ... If J=K=1, value of Q reversed(that means Q->Q`). [1]module MS_JK_FF(J,K,clk,Q,Qn);input J,K,clk;output

  리포트 | 5페이지 | 1,000원 | 등록일 2011.12.18

  다운로드 장바구니
• 

  예비레포트9(Logic, R-S Flip-flop)

  예비레포트전자물리실험-Logic, R-S Flip-flop1. 실험제목: Analogue R-S Flip flop, Digital IC R-S Flip flop2. ... 실험과정ⓐ Analogue R-S Flip flop(reset-set flip flop)1) 위 그림과 같은 회로를 구성한다.2) S와 R을 접지로 연결하고 Q와에서의 output ... 따라서 이 FF의 이름은 Reset-Set Flip Flop이 되는 것이다. 그리고 Q'는 항상 Q의 반대 레벨이다.

  리포트 | 6페이지 | 1,500원 | 등록일 2009.11.27

  다운로드 장바구니
• 

  결과레포트9(Logic, R-S Flip-flop)

  결과레포트전자물리실험-Logic, R-S Flip-flop1. ... 실험결과 및 고찰ⓐ Analogue R-S Flip flop(reset-set flip flop)1) 위 그림과 같은 회로를 구성하고, S와 R을 접지로 연결하고 Q와에서의 output ... Flip flop (reset-set flip flop, switch debouncer)★ SN74LS00N package 안에는 네 개의 gate가 있으나 오직 두 개만 회로에서

  리포트 | 6페이지 | 2,000원 | 등록일 2009.11.27

  다운로드 장바구니
• 

  결과보고서 실험 5. 래치와 플립플롭(Latch & Flip-Flop)

  또한 J-K Flip-Flop을 응용한 T Flip-Flop까지 실험을 하였다.실험에 사용된Flip-Flop의 공통적 특징은 안정된 출력을 가지고 있으며 외부로부터 입력 신호가 들어오기 ... 래치와 플립플롭(Latch & Flip-Flop) >< 목 적 >여러 종류의 flip-flop을 구성하여 그 동작 특성을 알아본다.< 실험 과정 및 결과 >(1) 예비과제 (1)에서 ... Latch & Flip-Flop를 공부하였다.

  리포트 | 3페이지 | 3,000원 | 등록일 2012.03.11

  다운로드 장바구니
• 

  [디지털 설계 언어] [쿼터스 / Verilog 언어] Mealy Zero detector / Moore Model Fig 5 19 / D flip-flop

  (reset 우선, 둘 다 active high)① D flip-flop with synchronous reset and synchronous set코드시뮬레이션 결과코드를 해석해보면 ... D flip-flopsynchronously resettable and synchronously settable DFF를 코딩하라. ... 갱신되므로 동기식, Positive-edge triggered- reset, set 둘 다 값이 1일 때 Q값이 갱신되기 때문에 active high- set값보다 reset값을

  리포트 | 6페이지 | 1,000원 | 등록일 2014.08.11 | 수정일 2016.06.13

  다운로드 장바구니
• 

  [컴퓨터공학기초설계및실험2 보고서] Latch & flip-flop design with/without reset/set

  컴퓨터 공학 기초 설계 및 실험2 보고서실험제목: Latch & flip-flop design with/without reset/set제목 및 목적제목Latch & flip-flop ... D Flip-Flop을 한 줄로 늘여놓는 것을, 8-bit register를 구현 esettable D Flip-Flop_dff_rs_syncSync Set/Resettable D ... D Flip-Flop_and22-to-1 and gate_dffD Flip-FlopInstancean102-to1 and gatedf10D Flip-FlopWire Description이름설명w_d

  리포트 | 20페이지 | 1,500원 | 등록일 2015.04.12 | 수정일 2016.03.12

  다운로드 장바구니