"HDL 파일" 검색결과 101-120 / 169건

• 

  vending machine(자판기)

  보고서 형식의 한글 파일과 ppt파일 그리고 프로그램 소스가 함께 포함되어있습니다.quartus를 이용하여 verilog HDL code로 작성한 vending machine(자판기

  리포트 | 13페이지 | 3,500원 | 등록일 2014.06.28 | 수정일 2014.07.03

  다운로드 장바구니
• 

  Combinational_Logic_Design_Ⅰ_Arithmetic_Logic and Comparator

  이름을 설정한다.위의 파일을 연 후에 다음과 같이 핀 설정을 한다.Implement Design을 실행시켜 다시 컴파일 한다.Simulation을 선택한 후 Verilog HDL ... 반가산기Project Navigator를 실행한다.New Project를 HDL로 만들고 프로젝트를 실행할 폴더를 생성한다.다음과 같이 Setting한 후 생성을 완료한다.반가산기 ... XST, Implement Design 순서대로 Compile한다.다음과 같이 New Source를 클릭한 후 Implementation Constraints File 선택한 후 파일

  리포트 | 32페이지 | 3,000원 | 등록일 2016.04.06 | 수정일 2017.03.08

  다운로드 장바구니
• 

  Sequential-Logic-Design-Ⅱ-FSM and Clocked-Counter

  이름을 설정한다.위의 파일을 연 후에 다음과 같이 핀설정을 한다.Implement Design을 실행시켜 다시 컴파일 한다.Simulation을 선택한 후 Verilog HDL Module ... Moore MachineProject Navigator를 실행한다.New Project를 HDL로 만들고 프로젝트를 실행할 폴더를 생성한다.다음과 같이 Setting한 후 생성을 완료한다.Moore ... XST, Implement Design 순서대로 Compile한다.다음과 같이 New Source를 클릭한 후 Implementation Constraints File 선택한 후 파일

  리포트 | 25페이지 | 3,000원 | 등록일 2016.04.06 | 수정일 2017.03.08

  다운로드 장바구니
• 

  HBE-ComboⅡ-SE 보드, Xilinx 스파르탄3 FPGA 칩, ISE 디지털 디자인 툴

  text files-Preview of HDL templates-Syntax Coloring-When editing a text file, an asterisk appears next ... with world class Integrated and EDA partner synthesis and simulation toolsISE CompileSynthesize : 설계 파일 ... Mixing and matching design files is allowedText Design EntryAvailable Features -Line numbering in the HDL

  리포트 | 23페이지 | 3,000원 | 등록일 2016.04.06 | 수정일 2017.03.08

  다운로드 장바구니
• 

  Active-HDL 사용법에 대한 소개 (컴퓨터 아키텍쳐 실습)

  Active-HDL의 기능을 익힐 수 있는 좋은 기회가 되었고 또한 Verilog가 어떤 언어인지도 알게 되었다. 실험 결과 및 소스 파일은 별도로 조교님께 전달하였다. ... 완성된 도면은 아래와 같다.이 도면을 이용하여 Active-HDL 프로그램이 자동 생성한 seq generator block.v 파일을 waveform simulator를 이용하여 ... 실험 목표Active-HDL의 기본적인 사용법을 익힌다.2.

  리포트 | 5페이지 | 1,000원 | 등록일 2013.03.08

  다운로드 장바구니
• 

  Application-Design-Ⅰ-7-segment and Piezo-Control

  이름을 설정한다.위의 파일을 연 후에 핀 설정을 한다.Implement Design을 실행시켜 다시 컴파일 한다.Simulation을 선택한 후 Verilog HDL Module ... 그 후 기본으로 작성된 Text Fixture 파일을 Simulation 조건에 맞도록 수정한다.ISE 시뮬레이션 프로그램인 Isim을 이용하여 시뮬레이션 진행한다.프로그래밍을 하기 ... XST, Implement Design 순서대로 Compile한다.다음과 같이 New Source를 클릭한 후 Implementation Constraints File 선택한 후 파일

  리포트 | 28페이지 | 3,000원 | 등록일 2016.04.06 | 수정일 2017.03.08

  다운로드 장바구니
• 

  성인간호학 심근경색 연구논문보고서

  급성질환이 아니며 10~30년간 천천히 진행되는 질환이다.관상동맥질환의 위험요소조절 가능한 요인조절 불가능한 요인기여요인높은 LDL 수준낮은 HDL 수준중성지방총콜레스테롤 상승고혈압흡연당뇨병신체적 ... 앞서 경기도 소재 S대학병원 연구 참여자 보호 심사위원회의 심의를 통과하였으며 면담에 앞서 연구 참여의 자발성, 철회 가능성, 참여자의 익명성과 사생활 보호, 녹음의 필요성, 녹음 파일과

  리포트 | 16페이지 | 2,500원 | 등록일 2019.04.04 | 수정일 2022.10.12

  다운로드 장바구니
• 

  지역사회간호학 산업장 실습 - 산업자 대상자 간호과정 (고혈압, 당뇨, 만성위축성 위염, 골다공증, 고지혈증, 신낭종)

  혈당이 리코박터 파일로리 감염으로 인해 위 표면인 점막의 세포가 위축된 상태이다. ... )31진단질병 : 고지혈증교육내용 : HDL은 낮고 TG는 정상범위보다 높게 나타났으나 TG의 수치가 500이상일때부터 약물로 조절을 시작하므로 근력운동을 통해 HDL의 수치를 높이고 ... 대상자의 HDL 수치가 올라간다.3. 대상자의 골밀도 검사 수치가 정상범위로 돌아온다.계획1. 걷기의 효과에 대해 설명한다.2. 현재 상태에 대해 설명한다.3.

  리포트 | 13페이지 | 1,500원 | 등록일 2015.05.30

  다운로드 장바구니
• 

  전자전기컴퓨터설계실험2(전전설2)2주차결과

  HDL(Hardware description language)말 그대로 하드웨어를 표현하는 언어라는 뜻으로 전기, 전자회로적인 특성을 기술하는 언어이다. ... 따라서 순차적으로 사용하지 않을 경우엔 새롭게 프로젝트 파일을 생성하는 등 파일을 구분하여 동작시킬 필요가 있다.3. 불러오기다음과 같은 오류가 발생 가능하다. ... Schematic 시트를 생성Schematic 으로 새로운 프로젝트를 생성하고 Schematic 파일을 생성한다.2.

  리포트 | 15페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10

  다운로드 장바구니
• 

  서울시립대학교 전자전기컴퓨터설계실험2 제03주 Lab02 Post

  그 후, 새로운 파일을 추가하면 Top-level source의 하위 항목으로 들어가며, 프로젝트가 실행되는 Runtime에는 추가한 하위 Source File들이 실행된다. ... Xilinx Spartan3』FPGA chip,『ISE』digital design tool, 서울시립대학교.Datasheet - HBE-Combo II-SE VHDL과 Verilog HDL을

  리포트 | 9페이지 | 1,500원 | 등록일 2017.09.04

  다운로드 장바구니
• 

  전전컴실험Ⅱ 06반 제04주 Lab#03 [Verilog HDL] 예비보고서

  JTAG를 이용하여 HBE-COMBO II –SE장비에 연결하고, 파일을 프로세서에 저장시킨다.3. ... JTAG를 이용하여 HBE-COMBO II –SE장비에 연결하고, 파일을 프로세서에 저장시킨다.3. ... '베릴로그 HDL'이라고 부르기도 한다.

  리포트 | 11페이지 | 1,000원 | 등록일 2013.09.09 | 수정일 2013.09.15

  다운로드 장바구니
• 

  간호과정 A+ 협심증 케이스 스터디입니다.

  .- 파일, 편지 등 주의를 분산시키는 물체나 장비는 치운다.- 대상자와 1.2~1.5m 정도의 거리를 둔다.- 대상자와 같은 눈높이로 앉고 의자를 90˚로 둔다.5. ... 설명하였다.- 고혈압 치료를 위해 dilatrend, herben, acertil을 투여했으며 혈압을 낮춰준다고 설명하였다.- 고콜레스테롤혈증을 치료하기 위해 atozet을 투여했으며 HDL-콜레스테롤을

  리포트 | 18페이지 | 1,500원 | 등록일 2018.10.05 | 수정일 2019.03.24

  다운로드 장바구니
• 

  과학에 대한 고정적 이미지가 나에게 영향을 끼친 사례

  올라왔는데, 이를 뒷받침하는 주장으로 ‘미영양학저널’, ‘루이지애나주립대학 연구팀’의 연구결과로 매일 아침 계란을 먹을 시에 심장병 위험을 낮출 수 있고 또 계란을 계속 먹어도 HDL ... 사람들은 이 광고를 보고 윌을 먹으면 헬리코박터 파일로리균을 죽이거나, 그에 대한 위염 등을 치료하는 것과 같은 착각을 하게 된다. ... 과학에 대한 고정적 이미지가 나에게 영향을 끼친 사례광고 중에 한국요구르트 ‘윌’ 선전을 보면 노벨 생리의학상 수상자로 선정된 배리 J 마셜 박사가 나와서 헬리코박터 파일로리균을 억제하는

  리포트 | 1페이지 | 1,000원 | 등록일 2013.11.25 | 수정일 2013.11.27

  다운로드 장바구니
• 

  Xilinx사 ISE의 isim 시뮬레이션을 스크립트로 실행하는 방법

  실행파일은 개별적으로 얻는 것이 아니고 Xilinx 사 홈페이지 (www.Xilinx.com)에 공개된 ISE 패키지에 내장되어 있기 때문에 ISE를 다운로드 받아 설치하면 ISim ... ISim 은 Xilinx 사의 ISE 에 내장된 HDL 시뮬레이터로서 Verilog & VHDL 언어로 설계된 디지털 회로의 레지스터 레벨 혹은 타이밍 시뮬레이션에 사용된다.ISim ... ISE Webpack 은 별도의 라이센스가 필요 없지만 그 대신 시뮬레이션이 가능한 HDL 코드의 길이는 50,000 라인으로 제한된다.ISim 은 ISE 가 제공하는 GUI 를 통하여

  리포트 | 17페이지 | 2,500원 | 등록일 2012.08.18 | 수정일 2014.08.19

  다운로드 장바구니
• 

  허혈성 심장질환

  흡연으로 인해 생성된 산화물은 HDL의 심장 보호 효과를 감소하며 일산화탄소, 니코틴과 함께 혈관내피세포의 손상을 초래한다. ... 지질이상은 죽상경화증으로 인해 각종 질환이 진행되기 전까지는 증상이 없으며 콜레스테롤 스크리닝이나 지질 프로파일 검사로 감별할 수 있다.2) 고혈압과 당뇨병 : 고혈압 환자는 관상동맥질환이

  리포트 | 6페이지 | 1,500원 | 등록일 2018.05.17

  다운로드 장바구니
• 

  [영양판정]식사섭취조사, 신체계측조사, 생화학적조사 보고서, 조사측정 결과 및 분석, Can프로그램 사용 결과

  재료를 추가, 삭제하여 섭취한 음식과 비슷하게 만든다.아침, 점심 저녁식사, 오전, 오후간식을 위와 같은 방법으로 모두 입력한 후 엑셀 변환 클릭현재 사용자 일별 합계 선택 후 엑셀파일 ... 많으면 동맥경화증, 고지혈증을 초래한다.* GLU (Glucose, 혈당)공복시 혈당 정상치 50~100mg/dL(평균 80mg/dL), 식사 후 혈당 정상치 140mg/dL 이하* HDL ... HDL은 높을수록 좋다.35~60ml/dL이면 안정치이고 60mg/dL이상이면 높은 것이다.,* LDL (Low Density Lipoprotein, 저밀도 지단백질)혈중 Cholesterol의

  리포트 | 31페이지 | 6,000원 | 등록일 2017.01.23

  다운로드 장바구니
• 

  논리회로실험 설계 보고서

  이 라이브러리 내에 'std_logic_1164'라고 명명된 파일은 요구되는 정의를 포함한다. 접미사 'all'은 컴파일러가 이 파일에 있는 모든 정의들을 사용하도록 말한다.3. ... 설계자는 설계 파일의 시작 부분에 library절을 사용하여 그런 라이브러리의 이름을 명세할 수 있다. ... HDL의 기본적인 디자인 흐름은 다음과 같다.-VHDL의 특성1. 설계는 계층적으로 분해될 수 있다.2. 각 설계 요소는 잘 정의된 인터페이스와 정확한 기능적 명세를 가진다.3.

  리포트 | 24페이지 | 4,000원 | 등록일 2013.11.25 | 수정일 2013.11.28

  다운로드 장바구니
• 

  전전컴실험Ⅱ 06반 제03주 Lab#02 [『HBE-ComboⅡ-SE』, 『ISE』] 예비 보고서

  JTAG를 이용하여 HBE-COMBO II –SE장비에 연결하고, 파일을 프로세서에 저장시킨다.3. ... JTAG를 이용하여 HBE-COMBO II –SE장비에 연결하고, 파일을 프로세서에 저장시킨다.3. ... 컴퓨터에 저장되어 있는 회로파일(.bit)을 JTAG를 이용해 장비의 프로세서에 저장한 후, 실제로 작동을 하는지 확인한다.

  리포트 | 14페이지 | 1,000원 | 등록일 2013.09.09 | 수정일 2013.09.15

  다운로드 장바구니
• 

  전전컴실험Ⅱ 06반 제03주 Lab#02 [『HBE-ComboⅡ-SE』, 『Xilinx ISE』] 결과 보고서

  JTAG를 이용하여 HBE-COMBO II –SE장비에 연결하고, 파일을 프로세서에 저장시킨다.3. ... 흔히HDL이라고 줄여쓰기도 한다. 회로의 원하는 동작을 기술할 수도 있고, 원하는 회로 구조를 기술할 수도 있으며 시뮬레이션을 통해 제대로 동작하는지 검증할 수도 있다. ... /SCHEMATIC(가) HDL하드웨어 기술 언어(hardware description language)는 Hyperlink "http://ko.wikipedia.org/wiki/%

  리포트 | 17페이지 | 1,500원 | 등록일 2013.09.09 | 수정일 2013.09.15

  다운로드 장바구니
• 

  스위치 모델 dff 회로 설계

  Switch 모델회로 설계DFF의 출력으로 Q와 Qn이 상보관계를 유지하도록 설계한다.최소한의 mos 트랜지스터를 사용하도록 설계한다.위의 동작을 확인하기 위한 테스트 벤치 파일과 ... 그 출력 파형상기한 내용으로 Verilog HDL을 이용하여 코딩 되었으며 모델심을 이용하여그 기능을 확인하였다. ... 스위치레벨모델 dff 설계소개글Verilog HDL을 이용한 디지털 논리 회로입력 신호:clk,d출력 신호:q,qn가용 트랜지스터:8개Pmos와 Nmos Transistor를 이용한

  리포트 | 5페이지 | 5,000원 | 등록일 2012.07.31

  다운로드 장바구니