"dac 회로" 검색결과 101-120 / 266건

• 

  8-Bit Digital-to-Analog Converter (DAC)

  (1 step / worst case)Performance of DAC (Power consumption)CurrentPowerFull SchematicTrans_m PMOS L= ... powers • Process: 0.35μm CMOS TechnologyPerformance of DACOutput SwingOutput (1 period)Performance of DAC

  리포트 | 18페이지 | 1,500원 | 등록일 2009.11.23

  다운로드 장바구니
• 

  대한전자공학회 기초전기전자공학실험 LAB32 OP AMP 회로실험 예비보고서

  간주, 이들의 합에 비례한 출력을 내는 회로이다.가산기를 이용하여 DAC(Digital-to-Analog Converter)를 설계한다.V _{o} =-( {V _{1}} over ... 이론1) 반전/비반전 증폭기반전 증폭기 회로비반전 증폭기 회로① 반전 증폭기V _{o} =- {R _{f}} over {R _{i}} V _{i} 전압을 증폭/출력 전압은 입력 전압과 ... 실험순서실험 1 : 반전 증폭기1) 왼쪽에 있는 회로를 구현한다.

  리포트 | 4페이지 | 1,000원 | 등록일 2016.06.26

  다운로드 장바구니
• 

  [A+ 결과보고서] 아주대 논리회로실험 실험10 'D/A & A/D converter'

  -DAC와 ADC 회로의 구성과 동작 원리에 대해 이해한다.-주파수 발생기를 이용하여 DAC를 실험하고 다양한 조건에서의 파형을 관찰한다. ... DAC output이 Rf값에 비례하기 때문이다. ... DAC계단파형 확인(1KHz) Rf=4.5kΩ계단파형 확인(1KHz) Rf=2.7k10.5kΩ // 68kΩRf=4.5kΩ 7404 핀 2와7405 핀 1 사이7404 핀 4와7405

  리포트 | 3페이지 | 1,000원 | 등록일 2015.03.27

  다운로드 장바구니
• 

  [디지털논리회로/임석구/개정3판]연습문제 1장풀이-족보

  ADC 및 DAC 값① 입력범위는 0 ~ 100℃이다.② 샘플링레이트는 1초 동안에 몇 번 값을 추출하는가를 말하는 것이므로 샘플링레이트는 100Hz(또는 샘플링주파수라고도 함)이다 ... 조합논리회로와 순서논리회로 분류① 조합논리회로② 조합논리회로③ 조합논리회로④ 순서논리회로⑤ 조합논리회로16. ... [디지털논리회로/임석구/개정3판] 3판 연습문제 1장풀이디지털 논리회로 Solution of Chapter 11. 아날로그 신호와 디지털 신호의 차이점을 설명하여라.?

  리포트 | 4페이지 | 1,000원 | 등록일 2016.04.16 | 수정일 2016.04.18

  다운로드 장바구니
• 

  아주대 논회실 논리회로실험 실험9 예비보고서

  digital신호로 변환- 파형 발생기를 이용하여 DAC와 ADC를 실험하고 다양한 조건에서의 파형을 관찰한다.- Resistor network 회로를 구성하고 회로를 이해한다.- ... 실험 목적- D/A 와 A/D 변환기(converters) 회로의 구성과 동작원리에 대해 이해한다.DAC : digital 신호를 analog 신호로 변환ADC : analog 신호를 ... DAC와 ADC의 동작의 차이점을 알아본다.- 반전가산증폭기의 동작 특징을 알아본다.2.

  리포트 | 6페이지 | 1,500원 | 등록일 2014.04.08 | 수정일 2015.04.16

  다운로드 장바구니
• 

  서강대학교 고급전자회로실험 15주차 예비보고서

  그리시오.[6] 실험회로 2의 DAC가 실험회로 1의 DAC보다 더 많이 사용되는 이유를 설명하시오.- 실험회로 2가 실험회로 1보다 더 선형적이며, 비트 수가 증가할수록 0오율이 ... 이를 개선하기 위해서는 위의 회로도와 같은 R-2R Ladder를 이용한 DAC의 회로를 사용하는 것이 좋다. ... 디지털-아날로그 변환기실험회로 1.이진수로 가중된 저항을 이용한 DAC 회로는 디지털 입력 (b1, b2, ... , bn)을 받는다.다음 식은 시뮬레이션 회로도에서 Rf에 흐르는

  리포트 | 4페이지 | 1,000원 | 등록일 2013.04.12

  다운로드 장바구니
• 

  논리회로실험 실험10 converter 결과보고서

  사용하여 DAC회로를 구성하였다.- 74HC05는 open drain으로 작동한다.- Op amp의 역할 : 반전가산증폭기 카운터의 digital 출력에 따라 입력 전류의 크기가 ... ▶고찰◈ 실험 1 : DAC- 실험 과정 및 이론 :DAC가지는 DAC가 구성된다.실험에서 구현한 DAC는 완전한 DAC가 아닌 10 카운터의 출력에 따른 변화를 나타내준다. ... 따라서 이전 저항에 비해서 회로에 큰 변화를 주지 않는다.- 이 저항은 BCD코드의 두 번째 bit에 영향을 준다.

  리포트 | 9페이지 | 1,000원 | 등록일 2013.09.08

  다운로드 장바구니
• 

  함수발생기 설계

  출력은 DAC 회로의 op-amp를 제거한 뒤 저항 다음 단에며 가변 커패시터 스위치를 이용하여 스무싱을 가능하도록 해준다.그림 : DAC- DAC 회로는 op-amp를 두 개 사용한다 ... 신호발생기는 크게 ‘기본클럭 발생부‘와 ’분주회로‘와 ’파형을 만드는 회로‘와 'DAC'로 나눌 수 있다. ... 전체적인 구성- 신호발생기는 크게 ‘기본 클럭 발생회로’와 ‘분주회로’와 ‘파형 드라이버‘와 ’DAC‘ 회로로 나눌 수 있다.

  리포트 | 16페이지 | 1,500원 | 등록일 2008.07.29

  다운로드 장바구니
• 

  데이터 변환기 실험 DAC ADC 레포트

  입력-출력 특성 곡선을 그리시오.(6) 실험회로 2의 DAC가 실험회로 1의 DAC보다 더 많이 사용되는 이유를 설명하시오.이진수로 가중된 저항 열의 경우에는 각 저항사이의 가중되는 ... 디지털 입력 - 아날로그 출력분석 : 앞서 실험한 이진수로된 가중된 저항을 이용한 DAC에 이어 R-2R Ladder를 이용한 DAC회로를 구성하였다. ... 이득오차 실제 DAC의 전달특성 곡선의 기울기와 이상적인 직선의 기울기와의 차이를 이득오차라고 한다.(2) 실험회로 1의 DAC에서 R = 1kΩ, VREF = 6V으로 고정하고,

  리포트 | 9페이지 | 2,000원 | 등록일 2013.01.03

  다운로드 장바구니
• 

  GPIO 입출력제어 예비보고서

  회로를 두 개로 나누어 한쪽에서 신호를 만들고 그 신호에 따라 다른 쪽 회로의 작동을 제어하는 것), DAC(Digital to Analog Converter), Audio, UART ... 부품비, 제작비, 개발미의 감소로 제품의 가격이 저렴해지고 개발시간이 감소됨(복잡도 가 크지 않을 경우에는 개별 논리회로에 의하는 편이 더 경제적.)? ... .② 56mm*45mm Module Zone: LED, FND(7 segment LED), Array FND, Text LCD, Sensor, Memory, Relay(계전기: 전기회로에서

  리포트 | 25페이지 | 1,000원 | 등록일 2017.04.02

  다운로드 장바구니
• 

  아주대학교 논리회로실험 실험10 예비보고서

  -DAC : digital 신호를 analog 신호로 변환-ADC : analog 신호를 digital 신호로 변환2. ... resistor의 경우 컨버전의 전압오차가 매우 작으나 DAC output이 저항값에 민감하게 반응하여 저항값이 정밀해야 한다는 단점이 있다.Ladder type resistor의 ... 경우 컨버전의 전압오차가 발생하나 저항이 R , 2R으로만 구성되어 있어 정밀하게 구성할 수 있어 현재의 DAC 컨버터에 많이 쓰이고 있다.D/A 변화기의 가산증폭기에서는 IC형인

  리포트 | 10페이지 | 1,000원 | 등록일 2014.02.28 | 수정일 2014.03.02

  다운로드 장바구니
• 

  인하대학교 전자공학과 전자회로실험2 결과보고서 Atmega 개발 환경 & GPIO

  안에 CPU, ROM, RAM, 플래시 메모리, ADC, DAC, GPIO가 전부 들어있다. ... 전자회로실험2 결과보고서학과학년학번조성명전자공학과3학년12131282김영호실험 제목Atmega 개발 환경 & GPIO1.

  리포트 | 5페이지 | 1,000원 | 등록일 2017.12.25

  다운로드 장바구니
• 

  OP-AMP를 이용한 복합 증폭(결과)

  처음에는 연결을 하였는데 와 같이 다이오드를 연결한 것처럼 반파 정류 회로 형태의 파형이 나왔다. OP AMP로 반파 정류 형태의 회로를 나올 수 있게 한 것이 좀 놀라웠다. ... ) ‘소나 에센스 원(Xonar Essence One)’을 출시한다고 밝혔다.소나 에센스 원은 하이엔드 USB DAC으로 업계 최초로 8배속 대칭 샘플링 기술을 적용했으며, 120dB의 ... signal-to-noise ratio,이하 SNR)와 오디오전문가 수준의 헤드폰 앰프, 11개의 효율적인 앰프 설계 등으로 최적화된 음질을 제공하는 것이 특징.특히 기존의 샘플링 USB DAC

  리포트 | 2페이지 | 2,000원 | 등록일 2012.10.11

  다운로드 장바구니
• 

  Toast Timer(토스트 타이머)

  전체회로도4. 계산과정: 뒤에 첨부파일 참조5. PSPICE Simulation(1) DAC 컨버터에 대한 출력① B2B1B0 = 001? ... 블록선도DAC가산기적분기반전증폭기클리핑회로①DAC②③④⑤① 토스트의 정보가 두 개의 컨버터로 각각 들어간다.② 두 개의 컨버터로 각각 나온 출력은 가산기를 통해 하나의 값으로 합쳐진다 ... 요 점DACAnalog toastertimerBreadSizeSTOPDACToastStrength① One of the DAC convert bread's size information

  리포트 | 6페이지 | 5,000원 | 등록일 2008.01.08

  다운로드 장바구니
• 

  ROM과 DAC를 이용한 음성신호의 재생(예비보고서)

  응용전자공학실험 및 설계#5제목ROM과 DAC를 이용한 음성신호의 재생(예비보고서)학과전자공학과학번성명제출일2013. 5. 16확인1. 50% 듀티비의 8 KHz 발진주파수를 갖는 ... 발진주파수를 결정하는 C의 값을 0.01uF 혹은 0.047uF으로 하고 계산하라. 555 타이머의 발진원리를 설명하라.50% DUTY 비를 만드는 방법은 R1을 첨부한 회로와 같이 ... 대입하게 되면2000=1/2*pi*R*0.00000012000=1/0.000000628RR=796.1783따라서 저항은 약 800옴으로 정하였다.3.설계한 op-amp 저역통과 필터회로를

  리포트 | 5페이지 | 1,000원 | 등록일 2014.03.27

  다운로드 장바구니
• 

  아주대 논회실 실험10 예비보고서.hwp

  실험목적D/A와 A/D 변환기(converters) 회로의 구성과 동작 원리에 대해 이해한다.DAC : digital 신호를 analog 신호로 변환해주고ADC : analog 신호를 ... 실험과정 및 예상 결과1) 첫 번째 실험, DAC(1)Single pulse clock으로 single pulse를 가하여 D/A converter의 출력을 측정한다.- 2진수 값은 ... 위 회로에서의 사용하는 경우에 전압식은 아래와 같다 다음과 같다.Weighted resistor: 전압 오차가 없으나 저항 값이 정밀해야 하며 다양한 크기의 저항을 많이 써야한다.Ladder

  리포트 | 5페이지 | 1,000원 | 등록일 2014.03.10 | 수정일 2014.03.21

  다운로드 장바구니
• 

  op amp의 기본 응용 회로

  회로로 간주, 이들의 합에 비례한 출력을 내는 회로.가산기를 이용하여 DAC(Digital-to-Analog Converter)를 설계한다.○ 감산 증폭기(Subtractive Amplifier ... 이것은회로나 수식을 해석할 때 편리하여 이렇게 하는 것이지 진짜로 두 입력이 쇼트라는 의미는 아니다.2. ... 출력이 입력과 완전히 동일하게 나오는 것이 아니고, 세밀히 파형을 분석하면 출력이 입력을 추적하므로, 이러한 회로를 전압 폴로워(voltage follower)라고 한다.이상적인 OP

  리포트 | 3페이지 | 1,000원 | 등록일 2008.01.11

  다운로드 장바구니
• 

  [결과]실험10. DAC & ADC converter

  DAC & ADC converter1. 실험과정 및 결과?실험1. DAC- 실험1에서는 위와 같이 D/A converter회로를 구성한다. ... 따라 출력 전압레벨을 변화시키는데 사용하기 때문에 clock 주기 동안 각각 1에서 10에 대응하는 digital 출력 값이 열 개의 값을 가지는 analog 출력으로 변환되었는지 DAC ... 그리고 10.5kOMEGA 저항에 68kOMEGA 을 병렬로 연결하고 파형을 그리고 68kOMEGA 이 없을 때와 비교한다.회로사진처음 D/A 출력(핀2와 핀1사이)(핀4와 핀3사이

  리포트 | 3페이지 | 1,500원 | 등록일 2013.09.28

  다운로드 장바구니
• 

  아주대 논리회로실험 실험10 결과보고서

  .[2] 실험 수행 과정① DACDigital 신호를 Analog 신호로 변환해 주는 DAC 회로를 구성하는 실험이었다. ... DAC와 ADC는 다소 생소한 개념이어서 실험에 어려움을 겪었다. ... 회로도를 보면 알 수 있듯이 7490 IC와 저항들, op amp가 연결되어 있는 복합적인 회로이다.

  리포트 | 6페이지 | 1,000원 | 등록일 2012.02.29

  다운로드 장바구니
• 

  카이스트 전자공학실험3 실험2 Triggering 결과보고서

  같은 truth table을 갖는 것은 exclusive NOR gate를 사용하여 구현할 수 있다.이를 구현하면 위 회로도와 같은 digital 회로로 이를 꾸밀 수 있게 된다.4 ... 전원을 연결해서 최종적인 회로의 output이 잘 나오는지 확인하였다. ... ); // 출력 전용으로 설정GPCR0 |= ( DSO_DAC_OUTPUT_MASK ); // GPCR은 출력 Clear 레지스터GPSR0 = GPSR0 | (data < DSO_DAC

  리포트 | 16페이지 | 2,500원 | 등록일 2011.11.06

  다운로드 장바구니