"digital clock" 검색결과 101-120 / 1,755건

• 

  (A+/이론/예상결과/고찰) 아주대 통신실험 예비보고서결과보고서9

  word마다 얼마나 많은 clock cycle이 필요하나? ... 하지만, serial 전송은 사용자들에게 digital 신호를 수정할 수 있게 해준다는 장점이 있다.2. companding에 포함된 두 개의 과 제한된다. ... ●그림3.17에 clock 신호의 cycle위에 주어진 공간에 다양한 code word 부분을 label해라.cord word label8.

  리포트 | 15페이지 | 1,500원 | 등록일 2021.10.24

  다운로드 장바구니
• 

  9장 VHDL 설계 툴 사용법 예비

  클릭하고 아까 만든 계정으로 로그인한다.(2) Vivado Design Suite (includes ISE): WebPACK License를 클릭한 뒤, Generate Node -Locked ... FPGA나 집적회로 등의 전자공학 회로를 처리하는 설계 자동화에 사용한다.주로 디지털 회로 설계에 사용된다. ... 디지털공학실험 ? 9장, VHDL 설계툴 사용법 예비보고서1. 목적가. VHDL의 설계 툴 중 하나인 Xilinx VHDL의 설치법을 익힌다.나.

  리포트 | 16페이지 | 1,000원 | 등록일 2021.01.06

  다운로드 장바구니
• 

  토론글_광고학_방송과 통신이 융합되는 디지털 컨버전스의 급속한 환경 변화는 향후 기업의 마케팅과 커뮤니케이션 활동에 많은 변화를 예고하고 있다. 이러한 디지털 컨버전스 시대에 발맞추어 변화하고 있는 마케팅 커뮤니케이션 활동을 우리 주변에서 찾아 사례를 제시하고 향후 전망에 대한 자신의 견해를 제시하시오.

  여기서 4C는 소비자, 비용, 편의성, 커뮤니케이션이 들어간다. ... 즉, 락인 효과의 극대화라고 할 수 있다. 모바일 웹 내 공유하기 기능을 통하여 상품을 공유하면 매출발생 1% 수수료를 지급한다. ... 광고학방송과 통신이 융합되는 디지털 컨버전스의 급속한 환경 변화는 향후 기업의 마케팅과 커뮤니케이션 활동에 많은 변화를 예고하고 있다.

  리포트 | 2페이지 | 3,000원 | 등록일 2023.02.28

  다운로드 장바구니
• 

  [A+] 중앙대 아날로그 및 디지털 회로설계실습 위상제어루프(PLL) 예비보고서

  예비보고서 7.과목명아날로그 및 디지털 회로 설계 실습담당교수학과전자전기공학부조학번작성자실습일제출일설계실습 7. 위상 제어 루프(PLL)7-1. ... (Phase Locked Loop)는 기본적으로 세 가지 요소로 그 역할이 나뉘어진다.< 그림 2. ... 실습 목적위상 제어 루프 회로의 이론을 학습하고 간단한 위상 제어 루프 회로를 구성하여 주파수 동기화(Phase Locking) 원리를 이해한다.7-2.

  리포트 | 17페이지 | 1,500원 | 등록일 2021.09.01

  다운로드 장바구니
• 

  AI기반 스마트 터널 시공관리 시스템

  C. (2005) 지반공학 분야 AI 기반 딥러닝 적용기술 연구 사례 (1/2)2. ... 안전관리 취약 요소 작업전경 ( 장약 , 락볼트 시공 등 ) 사고사례 ( 낙석 충격 ) 무전기에 의존한 작업통제 첨단시설 활용한 굴착현장 실시간 관리 AI 기반 스마트 터널 시공관리 ... 고속도로 전문시방서 / 고속도로 터널공법 가이드라인 / 발파 패턴도 등 굴착면 맵핑 굴착면 절리 , 균열 분포도 / 암질 및 암종 , 지하수 용출 등 취약지점 계측정보 내공변위 , 락볼트

  리포트 | 10페이지 | 4,000원 | 등록일 2022.04.16

  다운로드 장바구니
• 

  학점A+받는 영남이공대학 전자계열 마이크로컴퓨터 [Oscillator Module2]

  외부신호에 따라 프로그램의 흐름을 바꿔놓습니다.2 - (2). prescaler 의 정의.prescaler 란, 타이머에 공급하는 입력 clock의 속도를 조절하는 분주기입니다.즉 ... EC - External clock with I/O on OSC2/CLKOUT.: 외부에서 클락 회로를 만들어서 1, 0 , 1, 0 신호를 RA6번 핀에 공급을 하면 동작을 합니다 ... INTOSC와 가장 큰 차이점은 디지털회로가 된다는 점입니다.4.

  리포트 | 9페이지 | 3,000원 | 등록일 2020.11.01

  다운로드 장바구니
• 

  논리회로및실험 레포트

  Main clock 과 User clock은 서로 다른 입력 전 용 핀으로 연결이 되어 있으므로 설계 소프트웨어에서 핀 연결을 하할 수 있습니다. ... 또한 사용자가 보는 시인성을 좋게 하기 위해 고휘도 LED를 사용하고 있습니다.2) 동작LED의 입력 단에 디지털 신호 ‘1’에 해당하는 입력이 인가 될 경우 LED에 불이 들어 오게 ... 장비에서는 FPGA I/O 핀 한 개와 연결 되어 있고, 이 핀에 주파수를 조절하여 주면 Piezo 소리를 조절할 수 있습니다.2) 동작Piezo는 디지털 신호 ‘1’에 해당하는 입력

  리포트 | 15페이지 | 1,000원 | 등록일 2024.07.14

  다운로드 장바구니
• 

  디지털 논리회로 Xilinx와 key, dot matrix를 활용한 패턴 저장, 표출

  C 는 clock 으로, clock 이 riging edge 일 때 작동하므로 clock 입력에 D flip-flop 을 사용하여 clock 을 입력 버튼보다 조금 더 지연 시켜 shift ... 디지털 논리회로 실험 학기말 프로젝트1. ... 보이도록 설정하였다.5) Counter를 통한 CLK 선정Figure 17Counter에 Cmod S6의 맥스클락인 8MHz를 2로 나눠주면서 필요한 CLK를 사용했다. 8MHz를 클락으로

  리포트 | 17페이지 | 2,000원 | 등록일 2020.12.03

  다운로드 장바구니
• 

  아주대학교 논리회로실험 / 10번 실험 D/A, A/D Converter 예비보고서

  Single pulse clock으로 single pulse를 가하여 D/A converter의 출력을 측정한다.10. ... 디지털 변환 과정디지털 ? 아날로그 변환기 ( DAC / Digital to Analog Converter)디지털 ? ... 디지털 변환기 ( ADC / Analog to Digital Converter)아날로그 ?

  리포트 | 5페이지 | 1,000원 | 등록일 2021.07.20

  다운로드 장바구니
• 

  명지대_글로벌커뮤니케이션 과목_평점A_OTT서비스의 현황과 미래 발표

  국내 OTT 서비스의 한계 - 통신사의 락인 (Lock in) 전략 국내 OTT 서비스 가입자 = 이동통신사 가입자 ? ... 전공 수업 디지털플랫폼비즈니스와경영 자료 ( 최선규 , 2017) http://www.mediatoday.co.kr/? ... 서비스의 이해 , 2015. 5. 20., 커뮤니케이션북스 ) [ 네이버 지식백과 ] OTT 서비스의 등장 배경 (OTT 서비스의 이해 , 2015. 5. 20., 커뮤니케이션북스 ) 디지털미디어학과

  리포트 | 33페이지 | 2,000원 | 등록일 2023.01.25

  다운로드 장바구니
• 

  7-세그먼트 표시기와 디코더 결과보고서A+

  차이점은, 실험에서 한 BCD디코더는 입력을 직접 주었지만 시계는 플립플롭이 추가로 들어가있어서 내부clock에 따라 입력값이 변한다는 것이다.이번 실험을 통해 디지털공학과 논리회로설계에서 ... BCD디코더를 활용한 예로는 디지털 시계가 있다. 평소에 자주보는 디지털 시계가 BCD디코더로 이루어져 있다. ... 마찬가지로 DCBA에 0111을 주면 7447내부 회로에 의해서 a,b,c,d,e,f,g에 각각 1,1,1,0,0,0,0로 값을 준다.

  리포트 | 9페이지 | 1,000원 | 등록일 2020.03.05 | 수정일 2020.03.12

  다운로드 장바구니
• 

  광전자공학 5주차 보고서_PCLK (pixel clock)과 Raw image

  광전자공학실험5주차 보고서 과제4K resolution을 60Hz로 progressive 방식으로 scan할 때 필요한 PCLK (pixel clock)의 진동수는? ... 따라서 Scan할 때 필요한 Pixel clock의 진동수는 다음과 같다.4K 이미지를 rgb24로 저장할 때와 rgb565로 저장할 때의 데이터 용량 비교. ... 일반적인 디지털 이미지는 가장 밝은 점과 가장 어두운 점의 밝기 비율인 명암비 값이 높지 않기 때문에, 태양과 같은 아주 밝은 광원이나 아주 어두운 곳에 대한 이미지를 표현해 주게

  리포트 | 2페이지 | 1,000원 | 등록일 2021.03.08

  다운로드 장바구니
• 

  [서울시립대] 전자전기컴퓨터설계실험2 / Lab07(예비) / 2021년도(대면) / A+

  Digital Design with an Introduction to the Verilog HDL.5) 한빛미디어. IT CookBook, 디지털 논리회로. ... Mealy Machine의 차이- Moore Machine이 개념적으로 더 간단하다.- Moore Machine은 출력이 비동기적으로 들어오는 input에 영향받지 않으므로 출력이 clock에 ... 실험 이론(1) Finite State Machine(FSM)- FSM은 정해진 개수의 상태를 가지고, 상태의 천이를 통해 출력을 생성하는 회로로서, 디지털 시스템 제어회로에 폭 넓게

  리포트 | 9페이지 | 2,000원 | 등록일 2022.07.16

  다운로드 장바구니
• 

  디시털시스템실험 - BCD 컨버터, 7seg 회로, 7seg 순차 컨트롤러 결과보고서

  @(posedge iCLK) // (clock 신호) positive edge 에서 이하 구문을 실행한다beginif (nRST) // nRST의 논리값이 TRUE 인 경우에beginoS_COM ... 디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 및 실험 결과보고서디지털 시스템 설계 및 실험 2016 전기전자공학부이름 :학번 :실험제목7-segment실험목표1 ... BCD 입력을 7-segment로 출력하는 디지털 회로 설계3. Clock을 이용하여 7-Segment를 순차적으로 표현하는 Controller 구현4.

  리포트 | 6페이지 | 1,500원 | 등록일 2020.11.14

  다운로드 장바구니
• 

  A+ 중앙대 아날로그및디지털회로설계실습(결과)11. 카운터 설계

  타이머, clock divider등 다양한 회로에서 쓰인다. ... 중앙대학교 전자전기공학부, “아날로그 및 디지털 회로 설계 실습”, pp 87-91 ... (D) 버튼을 한 번씩 눌러 가면서 카운터가 정상적으로 동작하는 지 확인, 그 결과를 제출한다.lock기능이 있는 버튼 스위치를 사용하였기 때문에 두번누를 때 다시 스위치가 돌아오고

  리포트 | 5페이지 | 1,000원 | 등록일 2022.09.10

  다운로드 장바구니
• 

  미디어 경영 플랫폼 콘텐츠 AI 전략 리포트

  이를 전환 비용이라고 하는데 한번 락인이 된 고객은 높은 전환 비용 때문에 기존에 쓰는 플랫폼과 플랫폼에 종속된 제품 및 서비스를 그대로 쓰려는 경향을 보이게 된다. ... 88%EB%8B%A4/ar-AANhzow" GS리테일, 요기요 품었다 (msn.com) Hyperlink "https://blog.naver.com/huschke1/222400252446 ... /BestClick/3/all/11/2765080/1" 카카오도 e커머스 잰걸음, 후순위 플랫폼 설 곳 없다 : 주간동아 (donga.com) Hyperlink "https://www.msn.com

  리포트 | 27페이지 | 4,000원 | 등록일 2023.02.14

  다운로드 장바구니
• 

  [A+] 중앙대 아날로그 및 디지털 회로설계실습 타이머 인터럽트를 이용한 LED 점등 설계 실습 예비보고서

  따라서 주파수가16`M`Hz`인 clock 신호의 주파수는{clock`frequency} over {prescaler``} `=` {16`M`Hz} over {256} `=`62500Hz ... 예비보고서 3.과목명아날로그 및 디지털 회로 설계 실습담당교수학과전자전기공학부조학번작성자실습일제출일설계실습 3. 타이머 인터럽트를 이용한 LED 점등 설계 실습3-1. ... )100clk` _{I`/O} ``/256``(From prescaler)101clk` _{I`/O} ``/1024``(From prescaler)BOOT:......LDIR16,

  리포트 | 5페이지 | 1,000원 | 등록일 2021.09.01

  다운로드 장바구니
• 

  동력설비공사 문제 해설

  (Lock, Stall) 등 여러 가지 기능을 가지고 있다.3. ... (답) 지락 기능은 제외* 참고사항전동기의 소손은 외부적인 요인과 내부적인 요인이 있다.디지털 EOCR은 전동기 소손 방지를 위하여 과부하, 결상, 역상, 불평형, 지락, 단락,구속 ... .- "FR-8" : KS C IEC 60331-11~21 기준 내화성능 만족 (750℃/90)- 구조 : 도체(동선) - MICA Tape-XLPE (Cross-Linked Poly

  리포트 | 6페이지 | 2,000원 | 등록일 2023.07.12

  다운로드 장바구니
• 

  코로나 사태가 유통에 미친 영향

  더불어 멤버십 비용을 지불한 유료 회원을 대상으로 한 높은 품질의 서비스를 통해 락인(Lock-in) 효과를 도모할 다. ... 파산도 지속되고 있다. 2017년 토이저러스(ToysRus)를 시작으로 2018년 백화점 브랜드 시어스(Sears), 2020년 니만마커스(Neiman Marcus), JC페니(J.C.Penney ... 오프라인 유통기업은 단순한 온라인 쇼핑몰 개설, 모바일 앱 개발과 같은 소극적 디지털 전략으로는 더 이상 살아남을 수 없는 상황이다.

  리포트 | 23페이지 | 2,000원 | 등록일 2021.07.26

  다운로드 장바구니
• 

  우리나라의 저작권료 정산 방식 문제점 및 개선방안 A+

  따라서 해외의 저작권 관리 방식들 중 본보기로 삼아 개선에 참고할 수 있는 관리 방식을 다음과 같이 기술해 본다.⑴ 노르웨이의 '이용자중심 정산(User-centric)' 방식노르웨이 ... JASRAC) : 일본음악저작권협회자스락은 일본 내에서도 관련 행정소송이 빈번할 정도로 과도한 저작권 관리 집행으로 유명하다. ... 지난 과거의 저작권료 정산 방식 구조들이 디스크와 테이프의 시대에서는 충분히 체계적이었을지도 모르지만 디지털 기술의 발달로 인해 음반에서 음원으로 변형 되어버린 음악 산업에 발맞춰

  리포트 | 4페이지 | 5,000원 | 등록일 2024.07.14

  다운로드 장바구니