"접지 확인 회로" 검색결과 121-140 / 2,768건

• 

  콜렉터 공통 증폭기 및 다단 증폭기 특성

  이 때, BJT의 E,B,C부분을 잘 구분하여 브레드보드에 삽입한다.- 브레드보드에 구성된 위 실험 회로의 접지가 공통적으로 잘 되었는지 확인한다.● 실험 결과 및 고찰I) Common-Collector ... PR1에서 PR3로 갈수록 전류가 점점 증폭되는 것을 확인할 수 있었다. ... 위하여 회로에 프로브를 설치했다.

  리포트 | 2페이지 | 1,000원 | 등록일 2024.04.26

  다운로드 장바구니
• 

  전자회로설계 BJT 증폭기(amplifier) 설계

  설계 결과▶ 최종 설계 결과회로 교류 전압원 주파수를 Bode plotter에서 확인한 최대 전압이득이 출력되는 주파수952.73Hz에서 Oscilloscope 입출력 전압 좋다. ... Emitter follower▶ VDB Amp● 이미터가 교류 접지되어 있으므로 CE Amplifier이다. ... 설계 결과4-1) 최종 회로5. 결론 및 고찰1. 설계 주제Ⅰ. .

  리포트 | 34페이지 | 4,500원 | 등록일 2023.10.07

  다운로드 장바구니
• 

  교류및전자회로실험 실험10-2 트랜지스터 증폭회로2 예비보고서

  확인함으로써 트랜지스터 증폭회로의 이해를 높인다. ... RL = 100옴 일때 트랜지스터 단자의 전위측정RL = 100옴 일때예상각 노드의접지 대비 전압 예 전압을 0.707로 나누어 해당 값을 예상값으로 작성하였다.표 SEQ 표 \* ... 달링튼 증폭기 트랜지스터 단자의 전위측정RL = 1k옴 일때예상각 노드의접지 대비 전압 예상값시뮬레이션VCVBVEDMM사진예상값10V4.986V3.722V실제값오차율(6) 예비보고서

  리포트 | 17페이지 | 1,000원 | 등록일 2024.06.22 | 수정일 2024.08.17

  다운로드 장바구니
• 

  전자회로 보고서 - CC, CB 증폭 회로

  이 회로들 모두 전류이득은 1에 수렴한다. 전압 이득은 이미터 접지와 마찬가지로 어느 정도의 증폭도를 가지는 것을 확인할 수 있었다. ... 베이스 접지 회로는 전류이득이 1이고 전압 이득은 이미터 바이어스 회로와 비슷하게 나오나, 입력 임피던스가 아주 작은 값이 나와서 다양한 경우에 쓰기는 힘들다. ... 이는 수식을 통해서도 확인 할 수 있다. 입력 임피던스, 출력 임피던스, 전압이득 모두 식에 컬렉터 저항이 들어가지 않는다.

  리포트 | 57페이지 | 2,000원 | 등록일 2021.09.23

  다운로드 장바구니
• 

  트랜지스터 주파수 응답 시뮬레이션

  F=16.17/2파이=2.6Hz 고주파 응답에서 CGS+CSB는 접지되고 CGD와 CDB도 접지되며 입력과 출력 회로망 사이에는 커패시턴스가 나타나지 않고, 따라서 밀러 효과를 피하게 ... 이를 2개의 접지된 커패시터들로 변환시켜 해석하고 각 노드에 하나의 극점을 연관시키도록 하는것이 밀러 이론이다. ... | w|=gm/CGS에서 영점이 나온다. a=1.65x10^-7 b=4.66x10^-10 X Y시뮬레이션 -3db대역폭은 대략 6.35GHz임을 확인할 수 있다.추가 3 번회로도

  리포트 | 19페이지 | 1,000원 | 등록일 2021.03.29 | 수정일 2022.07.18

  다운로드 장바구니
• 

  2001년 ~ 2023년 2회차 전기기사 실기 자료

  시험회로에접지가 된 부분이 없는지 확인③ 시험용배선의 접속상태확인④ 과전류차단기의전류 정정탭과 시한 레버상태확인9, 전기 방폭설비란 :전기설비가 원인이 되어증기 또는 분진등이 인화되거나 ... 의한 폐회로에 의한 지락전류가 흐름. ... 접지극을 설치하는 이유 :전압과 전류를 공급하여 접지저항을 측정하기 위함.접지극과 보조 접지극 간의간격 : 각각 10수식입니다.

  시험자료 | 60페이지 | 4,900원 | 등록일 2023.09.06

  다운로드 장바구니
• 

  [중앙대학교 3학년 1학기 전자회로설계실습] 결과보고서6 구매 시 절대 후회 없음(A+자료)

  (A) Function generator를 제외한 1차 설계 회로를 가능한 한 그림 1과 거의 같은 배치로 breadboard에 구현한다. ... 의 입력단자를 접지한 상태에서 12 V를 에 인가하고 base, collector, emiter의 직류 전압을 측정, 기록한다. ... (B) 3.2에서 결정한대로 Function generator의 출력전압을 설정하고 oscilloscope로 측정 하여 100 kHz, 20 mVpp 사인파의 파형을 확인한다.

  리포트 | 5페이지 | 1,000원 | 등록일 2023.08.28

  다운로드 장바구니
• 

  [중앙대 전자회로설계실습]설계실습 2(OP Amp의 특성측정 방법 및 Integrator 설계) 결과보고서

  100 V/V,-1000 V/V인 Inverting Amplifier회로를 구성하고 입력을 접지하여 DMM으로 출력전압을 측정하였다. ... 먼저 Gain=-100 V/V인 Inverting Amplifier회로를 구성하여 입력을 접지하고 DMM을 이용해 출력을 측정했다. ... 회로와 입출력 파형은 다음과 같다.Vos다음은 설계실습 계획 시 PSPICE Simulation 입출력 파형이다.실험결과와 PSPICE Simulation결과가 일치함을 확인할 수

  리포트 | 7페이지 | 1,000원 | 등록일 2020.01.02

  다운로드 장바구니
• 

  회로이론1 - 5주차 실험 직렬 회로, 전압 분배기 예비보고서

  만약 Va와 같이 하나만 쓴 경우에는 회로의 기준 접지가 기준점이 되어 기준 접지와 A점의 전압차인 것이다.5. ... 실험 방법 (8장)2-1) 회로도와 같이 직렬 회로 구성2-2) 기준 접지를 node D로 설정한 후 나머지 노드(A, B, C)에서의 전위 각각 측정2-3) 기준 접지를 node ... 결과 분석실험6저항 양단에 걸리는 전압은 저항의 크기와 전류의 곱에 비례한다는 옴의 법칙을 (그 전 실험에서도 확인을 했었지만) 확인하였다.또한 닫힌 회로에 공급되는 총 전압의 크기는

  리포트 | 16페이지 | 1,500원 | 등록일 2020.06.08

  다운로드 장바구니
• 

  전기회로설계실습 실험6(계측장비 및 교류전원의 접지상태의 측정방법설계) 결과보고서

  그림 1(a)와 같이 회로①를 구성하라. CH1, CH2 BNC입력단자의 접지(외부금속)는 오실로스코프의 내부에서 단락(short)되어 있으므로 하나의 접지만 회로에 연결한다. ... 화면의 파형을 저장하고 KVL을 만족하는지 확인하라.→ 회로 ①을 구성하였을 때 저항에는 각각 2.16 V, 1.44 V가 걸림을 오실로스코프 파형의 Vmax를 통해서 알 수 있다. ... CH2의 출력이 CH1출력의 1/2인지 아닌지 확인하고 이렇게 나타나는 이유를 회로를 그려서 설명하라.→ CH2의 출력은 CH1의 출력의{1} over {2}이 아니라 약{1} over

  리포트 | 12페이지 | 1,000원 | 등록일 2020.09.07 | 수정일 2020.09.24

  다운로드 장바구니
• 

  (결과보고서) 전자회로 설계 및 실습 BJT와 MOSFET을 사용한 구동(switch) 회로 실험5 (중앙대학교)

  (E) LED와 접지사이에 걸리는 전압의 risetime과 falltime (10%-90%)을 측정,기록한다.- LED와 접지사이에 걸리는 전압의 risetime을 측정(3.32us ... 설계실습 내용 및 분석4.1 부하가 emitter에 연결된 LED 구동회로 구현 및 측정(A)3.3 과 같이 function generator를 조정하고 osilloscope로 확인한다 ... relay, 또는 LED를 구동하고 그 동작을 측정, 평가한다.실험은 전체적으로 만족스러웠고 이론과 실제가 상당히 부합함을 확인할 수 있었다.예비보고서를 준비하면서 실험내용을 알아가고

  리포트 | 6페이지 | 3,500원 | 등록일 2020.04.13

  다운로드 장바구니
• 

  서강대학교 전자회로실험 - 실험 3. PSpice 사용법 및 시뮬레이션 실습 결과 보고서

  , C, 저항, 접지, VDC를 사용하였다.시뮬레이션 결과를 제시하세요.결과에 대해 서술하세요.위 회로에서는 saturation이 일어나게 된다. ... 전압원, 접지, 그리고 OP-AMP이다.시뮬레이션 결과를 제시하세요.결과에 대해 서술하세요.이 실험의 회로는 inverting amplifier이다. ... 또한, 같은 시간에 위상이 다른 것이 아니기에 약간의 딜레이가 있다는 것과 전압이 약간 더 크게 출력된 것도 확인할 수 있다.

  리포트 | 12페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

  다운로드 장바구니
• 

  [아날로그 및 디지털 회로 설계실습] 결과보고서(과제)10

  아날로그 및 디지털회로설계 실습(실습10 결과보고서)소속전자전기공학부담당교수수업 시간학번성명설계실습 10.과제1. 7-Segment LED의 특성을 확인하였을 때 Common Cathode ... 7-segment LED는 3, 8번 pin은 공통(common) 핀으로 사용되며 common Cathode type의 경우 공통 핀은 아래의 회로와 같이 접지(GND)로 연결하여 ... 각 Segment의 허용 전류를 넘지 않도록 아래의 회로도와 같이 저항을 직렬로 연결하여 전류를 허용 전류 이하로 낮춰준다.3. 7-Segment LED가 Common Anode type일

  리포트 | 3페이지 | 1,000원 | 등록일 2022.09.14

  다운로드 장바구니
• 

  7장 소신호 에미터 공통 교류증폭기 실험

  작다고 가정하고 커패시터를 단락시킨 후 직류전원을 접지시켜 얻어낼 수 있다.교류 등가회로의 해석교류해석은 교류증폭기에서 교류 등가회로를 얻은 다음 트랜지스터를 등바모델로 대치하여 ... 부호가 입력전압 파형과 출력전압 파형이 180°차이난다는 것을 의미하는데 이 때문에 실험의 그래프에서 파형이 뒤집혀서 나타나는 것을 확인할 수 있었다. ... 에미터 저항을 단락시켜 에미터가 접지된다.

  리포트 | 8페이지 | 1,000원 | 등록일 2020.12.19

  다운로드 장바구니
• 

  A+ 2022 중앙대학교 전자회로설계실습 예비보고서 2 Op Amp의 특성측정 방법 및 Integrator 설계

  (C) Op amp의 두 입력단자를 접지하고 위의 두 회로의 출력 전압을 측정하였다. ... 설정한 전압과 거의 같은 값을 확인할 수 있다. ... 개념아래의 그림 4.1과 같이 두 입력단자를 모두 접지시키면 입력단자 간의 전위차가 존재하지 않으므로 이상적인 OP-Amp를 가정할 경우 출력 전압은 0V가 된다.

  리포트 | 9페이지 | 1,000원 | 등록일 2023.02.25

  다운로드 장바구니
• 

  5. BJT와 MOSFET을 사용한 구동회로 결과보고서

  4.1 부하가 emitter에 연결된 LED 구동회로 구현 및 측정(A) 3.3과 같이 function generator를 조정하고 oscilloscope로 확인한다. ... 전원선은 반드시 접지단자가 있는 220 V power outlet(소켓)에 연결해야한다. 그렇지 않으면 측정이 불가능한 경우가 자주 발생한다! ... ※ 주의: 선을 연결할 때에는 항상 검은색 선을 낮은 전압, 또는 접지에 연결하고또 검은 색 선끼리 먼저 연결하고 그 후 빨간색 선을 연결한다!

  리포트 | 6페이지 | 2,000원 | 등록일 2021.09.14

  다운로드 장바구니
• 

  공통 이미터 접지 증폭기 회로의 특성 실험 결과레포트

  공통 이미터 접지 증폭기 회로의 특성 실험□ 실험 목적· 공통 이미터 증폭기 회로의 입력 임피던스 특성을 이해할 수 있다.· 공통 이미터 증폭기 회로의 출력임피던스 특성을 이해할 수 ... 즉, 이미터 접지 증폭기의 베이스에서 바라다본 입력 임피던스는 이미터 저항에 교류전류 이득을 곱한 값과 같은 것이다.○ 출력 임피던스아래 회로를 테브낭 회로로 정리하면 출력에서 테브난 ... 통하여 흐르며 증폭기의 출력 전압으로 표시된다.출력 전압은 동작 전압의 위아래를 스윙하는데 이때 교류 출력 전압의 파형은 교류 입력 저항의 파형과 180도 정도 위상이 달라진 것을 확인할

  리포트 | 7페이지 | 1,500원 | 등록일 2021.09.07 | 수정일 2021.12.01

  다운로드 장바구니
• 

  중앙대 전자회로 설계 실습 결과보고서2_Op Amp의 특성측정 방법 및 Integrator 설계

  왜 그러한 출력이 나오는 지 그 이유를 기술한다.위처럼 회로를 구성하고 CH1을 접지시킨 입력부에 연결한 뒤, CH2를 출력부에 연결하고 파형을 측정했다. ... 위의 그림을 확인하면, 왼쪽과 오른쪽에서의 그래프가 확연히 차이가 있다는 것이 보일 것이다. ... 2πfV = 2π * 220000Hz * 0.5V = 0.69 V/μs 이다.ua741cn 의 Data Sheet 의 값 0.5 V/μs 보다 더 작은 값이 나오며 만족하는 것을 확인했다

  리포트 | 9페이지 | 2,000원 | 등록일 2024.03.05 | 수정일 2024.03.11

  다운로드 장바구니
• 

  3주차-실험13 결과 - CMOS-TTL interface

  하지만 나중에 다른 성공한 조의 회로도 저희 조와 다를 게 없는 것을 확인하고 회로를 짜는데 있어서 문제가 있던 것은 아니라고 생각하였습니다. ... 오실로스코프에 아무 회로도 연결하지 않고 오직 파워서플라이와 연결을 해보았는데도 첨두치가 잘못된 값이 나오는 것을 확인 할 수 있었습니다. ... 그래서 소자의 위치를 바꿔서 다시 실험해보아도 결과 값에 큰 변화가 없는 것을 확인하고 브레드보드의 문제도 아니라는 것을 확인하였습니다.

  리포트 | 10페이지 | 1,500원 | 등록일 2020.10.02

  다운로드 장바구니
• 

  [전자회로설계 결과보고서][실험 06] BJT 증폭기

  증폭되어 나타내는 회로다. ③ 입력 전압과 출력 전압의 위상이 차이가 난다는 사실을 실험을 통해 증명할 수 있었다. ④ 이미터 저항은 커패시터의 존재로 인해 접지된 상태로 여길 ... 컬렉터 증폭기 ① 공통 컬렉터 증폭기는 입력 전류에 대해 출력 전류가 증폭되는 회로다. ② 입력 전압과 출력 전압은 전압 차이가 거의 없이 나타남을 확인할 수 있었다. ③ 공통 컬렉터 ... 수 있다. ⑤ 전압 이득의 정도가 좋다는 특징을 확인할 수 있다. ⑥ 실험 중 설정한 전류 이득  값에 따라 계산 결과가 크게 차이 남을 볼 수 있었다. (2) [실험 2] : 공통

  리포트 | 12페이지 | 2,000원 | 등록일 2021.01.29

  다운로드 장바구니