"J-K 플립플롭" 검색결과 121-140 / 690건

• 

  결과보고서(4) Counter 카운터

  입력과 출력을 AND 게이트로 모아서 다음 단 플립플롭의J와K 입력으로 넣어주도록 구성한 회로인 리플 캐리(ripple carry) 카운터를 나타낸 회로이다.회로를 구성하고 모든 ... 카운터회로 (b)는 위 회로도에서 보여주듯이 앞단의 플립플롭의 출력bar { Q}가 뒷단의 플립플롭의 클럭 펄스로 사용되는 비동기식 카운트-다운 카운트 회로를 나타낸다. ... 실험 후 뒷단의 클럭 펄스로 사용되던 앞단의 플립플롭의 출력bar { Q}를Q로만 바꿔주는 과정을 통해서 비동기식 카운트-업 카운터도 구성해서 다른 결과값도 얻어내었다. 7476 JK

  리포트 | 8페이지 | 2,000원 | 등록일 2020.10.14

  다운로드 장바구니
• 

  실험 1 프로젝트 - 전화번호 입력

  RS 플립플롭과 T 플립플롭을 결합한 것이다. 입력은J,K 두 개로서, 각각 RS 플립플롭의S,R과 마찬가지의 역할을 한다. 다만 JK 플립플롭에서는 T 플립플롭에서처럼 ... RS 플립플롭의 변형으로 데이터 플립플롭이라고도 한다. D 플립플롭은 RS 플립플롭의 두 입력을 결합하고 그 한 쪽에 NOT 게이트를 삽입시킨 것이다. ... 카운트 다운이 0까지 다되면 초기 상태로 돌아간다.* 배운 이론2JK 플립플롭JK 플립플롭JK 플립플롭은 RS 플립플롭에서 Set에 1, Reset에 1이 들어왔을 때의 문제점을 보완해

  리포트 | 10페이지 | 4,000원 | 등록일 2020.10.14

  다운로드 장바구니
• 

  논리회로실험 예비보고서6

  -플립플롭: 두 개의 안정된 상태 중 하나를 가지는 1비트 기억소자로 플립플롭은 동기식 순서논리소자로 궤환이 있다. ... [실험6-래치와 플립플롭]1. 실험 목적여러 종류의 flip-flop을 구성하여 그 동작 특성을 알아본다.2. ... ·래치와 플립플롭의 비교-래치: 두 개의 안정된 상태 중 하나를 가지는 1비트 기억소자로 래치는 클록 신호에 관계없는 비동기식 순서논리소자로 궤환이 있다.

  리포트 | 11페이지 | 1,500원 | 등록일 2020.09.18

  다운로드 장바구니
• 

  홍익대학교 전전 실험1 플립플롭 예비보고서

  입력은 J,K 두개로서, 각각 RS 플립플롭의 S,R과 같은 역할을 한다회 로 표시기호 진리표4. ... 일반적으로 IC 칩으로 만들어져 있는 플립플롭들의 설정 시간은 대략 5-50ns 정도이고, 홀드 타임은 0-10ns 정도이다.(6) JK 플립플롭이 그림 7의 진리표와 같이 동작함을 ... 확인하고, PR/CLR JK 플립플롭의 회로를 그려라(7) 래치(latch)에 대하여 조사하고, 래치와 플립플롭의 차이와 장단점을 설명하라.기본적인 플립플롭(basic flip-flop

  리포트 | 8페이지 | 2,000원 | 등록일 2020.12.25

  다운로드 장바구니
• 

  논리회로실험 순차회로 설계

  NOR 게이트를 이용하여 구성한다.- 플립플롭의 종류로는 D, JK, T, RST, 마스터슬레이브 플립플롭 등이 존재하며 그림은 D FF이다.(3) 레지스터- 플립플롭 여러 개를 ... j와 k의 값에 상관없이 CLR의 값이 1일 때 Q의 값이 1, Q_bar가 0, PR의 값이 1일 때 Q의 값이 0, Q_bar의 값이 1이라는 것을 확인하여 제대로 코드를 작성하였음을 ... Flop, 레지스터에 대해 학습하고, 플립플롭 중 하나인 JK 플립플롭에 대해 심화적인 학습과 설계를 해본다.

  리포트 | 6페이지 | 1,500원 | 등록일 2021.10.01

  다운로드 장바구니
• 

  비동기 카운터, 동기 카운터 설계 예비레포트

  예로 7493A는 4개의 J-K 플립-플롭을 포함한 비동기 카운터이며, J와 K 입력은 내부에서 토글 모드에서 동작되도록 HIGH로 결선되어 있다. ... 플립-플롭 중 3개는 3-비트 카운터를 형성하고 4번째 플립-플롭은 분리되어 있으며 자체 클럭 입력을 가지고 있다. 4-비트 카운터로 구성하기 위해서는 단일 J-K 플립-플롭의 출력 ... D 플립-플롭이나 J-K 플립-플롭을 이용하여 토글 모드에서 플립-플롭을 연결함으로써 리플 카운터는 쉽게 만들 수 있다.카운터의 모듈러스(modulus)라 함은 카운터가 취할 수 있는

  리포트 | 9페이지 | 1,000원 | 등록일 2022.10.09

  다운로드 장바구니
• 

  VHDL_3_RAM,ROM,JK Flip Flop, Register

  = 0J = 0, K = 1 -> Q = 0, Q_Bar = 14) 175ns, CLK = riging edge, PR = 0, CLR = 0J = 1, K = 1 -> Q = 1 ... 주제 배경 이론레지스터는 여러 bit를 저장할 수 있는 순차회로로 플립플롭 여러개를 연결하여 구성한다. ... edge, PR = 0, CLR = 1J = 1, K = 0 -> Q = 0, Q_Bar = 1실습제목: 8비트 시프트/병렬 레지스터1.

  리포트 | 13페이지 | 2,000원 | 등록일 2021.09.23 | 수정일 2022.04.04

  다운로드 장바구니
• 

  플리플롭 결과보고서

  실험 제목플립 플롭2. 목적 및 목표브래드 보드에 회로를 구성하고 오실로스코프, 함수발생기를 사용하여 플립플롭의 동작을 알아보자!!3. 관련 이론4. ... ←←←←←←←←←←←←←←←PR = +5 Vcc)CLR = 0 (GND)++ㅡㅡ표2 PR = +5 CLR = +5J = +5 K = +5{bar{Q}}Q↑↑↑↑↑↑↑↑↑↑↑↑↑↑↑↑ ... 실험 과정그림1과 같이 NAND 게이트를 사용한 RS 플립플롭 회로를 구성하고 출력 전압을 측정하여 표 1에 기록하라이 부분을 표에 따라 GND, Vcc로 바꾸면서 측정한다.

  리포트 | 7페이지 | 1,000원 | 등록일 2019.09.23 | 수정일 2019.09.24

  다운로드 장바구니
• 

  논리회로실험 예비보고서8

  앞의 단의 출력이 뒤의 단의 클록신호로 작용하는 것인데, 첫 번째와 두 번째 플립플롭의 J, K 입력이 모두 1이기 때문에 출력은 toggle로 나타난다. ... 그 이유는 앞 단의 플립플롭 출력이 뒤 단의 입력으로 전달될 때 지연이 발생하기 때문이다. ... 첫 번째 클록신호가 들어오면 A값은 toggle되어 1로 나타나고 이 출력이 두 번째 플립플롭의 입력으로 들어가기 때문에 B값은 0의 값이 유지된다.

  리포트 | 7페이지 | 1,500원 | 등록일 2020.09.18

  다운로드 장바구니
• 

  FPGA Board를 이용한 FSM회로의 구현 (up-counter) 예비레포트

  상태 변이표에 많은 ‘X’ (don’t care)가 나타나는데 이는 J-K 플립-플롭의 다양한 특성 때문이다. ... 플립-플롭 출력에서 필요한 변화를 일으키는 논리를 찾기 위해서 다음의 J-K 플립-플롭의 상태 변이표(transition table)를 보아라.제일 먼저 가능한 모든 출력의 변화가 ... 가능한 클럭을 유지하고 설계자가 코드를 디버그하기 위해 특정 시간 동안의 다양한 레지스터의 값들을 볼 수 있도록 해준다. [2]3) 동기식 카운터동기 카운터는 클록 펄스에 모든 플립플롭이

  리포트 | 5페이지 | 1,000원 | 등록일 2022.11.06

  다운로드 장바구니
• 

  전자전기컴퓨터설계실험2(전전설2) (6) Flip-Flop and Register, SIPO

  표 3] J-K 플립플롭의 진리표 (positive edge일 때)[사진 3] J-K 플립플롭DQ0011[표 4] D 플립플롭의 진리표 (positive edge일 때)[사진 4] ... D 플립플롭2.4. ... Data Transfer플립플롭은 2진수 데이터를 저장하는 용도로 많이 사용되며 일반적으로 레지스터(register)라고 불리는 플립플롭의 그룹을 사용한다.

  리포트 | 44페이지 | 2,000원 | 등록일 2019.10.12 | 수정일 2021.04.29

  다운로드 장바구니
• 

  Flip-Flop과 Latch [플립플롭과 래치] D Latch에서 Flip-Flop까지

  본 글은 다음의 순서와 같이 플립플롭을 디자인하는 순서에 대해 정리하고자 한다.D LatchD Flip-Flop 디자인Flip-Flop의 Setup Time과 Hold TimeJK ... 데이터를 보관하고, 정해진 시간에 맞춰 동작하는 기능을 할 수 있는 친구를 만들어보려고 한다.플립플롭(Flip-Flop)과 래치(Latch)는 디지털 회로에서 1 비트의 정보를 보관 ... + 0J’K + 1JK’+ JKQ= J’K’Q’ + (Q+Q’) JK’+ JKQ= K’Q (J+J’) + JK’Q’ + JKQ’= K’Q (1) + JQ’ (K’+K)Q(t+1)=

  리포트 | 8페이지 | 1,000원 | 등록일 2022.08.26

  다운로드 장바구니
• 

  D-latch,D flip-flop,J-K flip-flop 결과레포트

  실험 결과-심층탐구 ch15. d래치 및 d플립플롭1.2. d 래치는 level-trigger를 하거나 clk을 사용하지 않는 기억소자이다. ... -심층탐구 j-k flip-flop1. ... 실험 제목 [D-latch , D flip-flop , J-K flip-flop]2.

  리포트 | 2페이지 | 2,000원 | 등록일 2022.08.22

  다운로드 장바구니
• 

  디지털 시계 설계 설계보고서(충북대 및 타 대학교)

  JK 플립플롭의 입력 J와 K에 각각 0이 들어오면 현재 값을 유지하는 특성을 이용하여 입력E _{i}와 각 플립플롭의 입력 J, K로 들어가는 값을 각각 AND 연산하여 J, K에 ... 따라서 시를 나타내는 12진 카운터의 enable 출력E _{o}를 T 플립플롭의 입력에 연결해주면 정확히 12시간마다 한 번씩 상태 값을 바꾸게 된다. ... 오전/오후 표시 회로에서는 LED 2개를 사용하여 오전/오후를 표시하도록 하였으며, T 플립플롭의 값에 따라, 오전 또는 오후에 해당하는 LED가 켜지게 된다.5) 시간 설정 회로시간을

  리포트 | 18페이지 | 2,500원 | 등록일 2020.11.19 | 수정일 2020.12.04

  다운로드 장바구니
• 

  [A+]중앙대 아날로그및디지털회로설계 실습 예비보고서11 카운터 설계

  실습을 위한 이론적 배경JK Flip Flop : RS 플립플롭에서 set 과 reset 에 동시에 1 이 들어왔을 때의 문제를 보완하기 위해 설계된 회로이다 J 와 K 는 R S ... 이용하여 10진 비동기 카운터의 회로도를 그린다. 4-2의 경우와 마찬가지로 버튼 입력에 따라 카운트가 증가하도록 설계한다.4.4 16진 비동기 카운터 설계- 그림 11-1의 8진 ... 실습 계획서4.1 4진 비동기 카운터- 이론부의 그림 14-2의 비동기식 4진 카운터에 1Mhz의 구형파를 인가할 때, Q1 신호의 주파수와 Q2 신호의 주파수를 구한다.

  리포트 | 9페이지 | 1,000원 | 등록일 2022.09.08

  다운로드 장바구니
• 

  서강대학교 디지털논리회로실험 - 실험 6. Flip-flops and Shift Registers 예비 보고서

  Preset=0인 경우 J, K 값에 관계 없이 Q=1이 되고 Clear=0인 경우 J, K 값에 관계 없이 Q=0이 된다. ... J, K는 각각 S, R에 대응된다. D flip-flop을 이용하여 [그림 13]과 같이 회로를 구현할 수 있다. ... : 1비트의 정보를 저장할 수 있는 회로① 래치 (Latch) : 클럭 신호의 특정 값에서 입력이 출력에 반영됨② 플립플롭 (Flip-flop) : 클럭 신호의 엣지에서만 입력이

  리포트 | 10페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

  다운로드 장바구니
• 

  (A+/이론/예상결과/고찰) 아주대 논리회로실험 예비보고서8

  지난 실험의 J-K F/F를 이용하여 간단한 시프트 레지스터를 만들고 작동 원리를 이해한다.3. ... J-K F/F을 이용한 시프트 레지스터와 IC를 이용한 시프트 레지스터의 작동을 확인한다.4. 시프트 레지스터의 응용을 모색한다.2) 실험이론? ... n bit 레지스터 : n개의 플립플롭Logic diagram입력에 따른 출력의 Shift?

  리포트 | 7페이지 | 1,000원 | 등록일 2021.10.24

  다운로드 장바구니
• 

  제10장 래치와 플립플롭 결과보고서

  제10장 래치와 플립플롭-결과보고서-실험1 ? ... D플립플롭의 동작[목적] D플립플롭의 동작을 실험을 통해 이해한다.1) 74LS74소자를 이용하여 실험을 하라.- 소자에 공급전원을 연결하는 것을 잊지 말라: 7번 핀은 GND,14번 ... JK플립플롭의 동작[목적] JK플립플롭의 동작을 실험을 통해 이해한다.1) 74LS76을 이용하여 실험을 하라.- 소자에 공급전원을 연결하는 것을 잊지말라: 13번 핀은 GND, 5번핀은

  리포트 | 6페이지 | 1,500원 | 등록일 2020.02.10

  다운로드 장바구니
• 

  시립대 전전설2 Velilog 결과리포트 6주차

  나오는 결과값은 위에서의 S-R Latch와 같은 결과값이 나온다.래치와 플립플롭의 차이? ... 따라서 플립플롭은 Edge-Triggered방식으로 동작한다고 하고, 래치는 Level Triggered 방식으로 동작한다고 한다.? 회로 구성? ... 진리표SETRESETCLKOUTPUT00↑변화없음01↑Q = 1 / Q’= 010↑Q = 0 / Q’= 111↑알수없는 값(4) J-K FlipFlopJ와 K가 1인 조건에서 출력을

  리포트 | 14페이지 | 2,000원 | 등록일 2021.12.11

  다운로드 장바구니
• 

  정보처리기사요약(2.전자계산기구조)

  ×0 00 11 01 1Qt01overline Qt3) T 플립플롭― JK 플립플롭의 J와 K를 연결한 것으로 주로 counter 회로에 많이 사용한다.4) D 플립플롭― 1 비트 ... 플립플롭(Flip-Flop)― 1 비트 기억소자로서 외부의 입력에 따라 신호를 전달해 주는 논리회로.1)RS 플립플롭2)JK 플립플롭S RQt+1J KQt+10 00 11 01 1Qt01 ... 지연시키는 기능을 가지며, R과 S 또는 J와 K 사이에 not 게이트를 연결 0 11 1 01 1 *************1001※패리티 비트의 장점과 단점장 점한 비트만으로 에러를

  시험자료 | 16페이지 | 3,500원 | 등록일 2021.05.24

  다운로드 장바구니