"nor" 검색결과 121-140 / 4,018건

• 

  디지털시스템설계실습 논리게이트 결과보고서

  고찰이번 실험은 Quarters를 이용하여 기본적인 논리게이트 AND, OR, NOT, NOR, NAND 등으로 구성된 함수을 설계하고 시뮬레이션을 해보았다.처음에는 프로그램을 다루는

  리포트 | 6페이지 | 1,000원 | 등록일 2021.04.16

  다운로드 장바구니
• 

  Digital CMOS Circuit 결과보고서

  CMOS NOR Gate구성한 회로는 위와 같다.VA : 3VPP, 1kHz, 사각파 (offset = 1.5V)VB : 3VPP, 2kHz, 사각파 (offset = 1.5V)조건은 ... 또한 인버터에 의해 입력 전/후의 신호가 반전되는 것도 확인할 수 있다설계한 OR 게이트 회로는 위와 같다.앞서 설계한 NOR 게이트의 출력단을 CMOS 인버터의 입력단으로 연결하여 ... 연결된 두 PMOS는 ON이 되므로 출력 단자로 흘러 high이 된다두 입력 중 하나가 high이면 병렬로 연결된 두 NMOS중 하나가 ON이 되므로 출력이 low가 된다.즉, NOR

  리포트 | 8페이지 | 1,000원 | 등록일 2021.05.19

  다운로드 장바구니
• 

  반도체공정 레포트 - Flash memory

  각 cell에서 Data를 순차적으로 찾아 읽어내기 때문에, Read 동작 속도가 NOR flash memory에 비해서 느리다. ... NAND type & NOR type(1) NAND typeNAND flash는 반도체 cell이 직렬로 배열된 Flash memory의 한 종류로써, 아래와 같이 cell이 수직적으로 ... 처리의 단위라고 할 수 있다.즉, Page에서부터 Bolck과 Plane이 되고, Plane이 모여 NAND flash memory chip이 된다.이처럼 NAND flash는 NOR

  리포트 | 15페이지 | 1,500원 | 등록일 2022.07.11 | 수정일 2024.06.19

  다운로드 장바구니
• 

  [논리회로실험] 실험1. Basic Gates 결과보고서

  gate1) 실험과정- 주어진 회로를 설계한다.- 출력 결과를 확인하고 진리표를 작성한다.- 다이오드의 발광여부를 통해 진리표를 검증한다.- 위 과정을 마쳤으면 3-input NOR ... 실험결과ABCL1L20000000101010100111110010101111101011111불 논리식 :L1`=A+BL2`=(A+B)+C* 실험 1-2 : 3-input NAND, NOR ... 더 나아가 기본적인 AND, OR gate에 그치지 않고 NAND, NOR, NOT gate가 혼합된 회로도 설계해 본 후 결과를 예상, 확인해보았다.실험 1-1의 경우 A,B의 입력을

  리포트 | 5페이지 | 1,000원 | 등록일 2023.05.27

  다운로드 장바구니
• 

  FLASH MEMORY report

  Flash memory는 구조에 따라 NOR-type과 NAND-type으로 구분되는데, 구성형태가 NAND gate, NOR gate의 pull down을 형성하는 부분의 형태가 ... NAND flash는 쓰기가 많은 응용 프로그램에서 NOR flash보다 전력 소모가 적다.NOR flash는 NAND flash보다 제조 비용이 높고, 주로 소비자 및 임베디드 디바이스에서 ... NOR flash는 개별 memory cell을 병렬로 연결하여 데이터에 대한 랜덤 액세스가 가능하다.

  리포트 | 7페이지 | 1,000원 | 등록일 2022.02.21

  다운로드 장바구니
• 

  A+받은 플립플롭 회로(flip-flop, JK, SR) 결과보고서 PSPICE

  ◎ NOR 게이트 RS flip-flop① 직류전원장치와 디지털 멀티미터의 전원을 켜고 각 기기에 악어클립 케이블을 연결한다. ② 브레드 보드에 그림 3과 같이 2개의 NOR ... 실험 장비① 직류 전원 장치(DC 서플라이)② 멀티미터③ 프로브④ 브레드보드⑤ 연결도선⑥ NAND Gate(SN74HC00N)⑦ NOR Gate(74LS02PC)2. ... Gate(74LS02PC)와 연결도선을 연결하여 회로를 구성한다. ③ 직류전원장치의 전압의 값을 5V로 설정하고 2개의 NOR Gate의 입력값이 10, 00, 01, 00 순서로

  리포트 | 6페이지 | 1,000원 | 등록일 2022.12.28

  다운로드 장바구니
• 

  [A+]중앙대학교 아날로그및디지털회로설계실습 래치와 플립플롭 예비보고서

  서론RS 래치는 NOR 로 구성된 경우와 NAND 로 구성된 경우 2가지가 있다. 1) NOR 로 구성된 경우R=1, S=0인 경우, 입력 R=1이므로 출력 Q는..

  리포트 | 7페이지 | 1,000원 | 등록일 2021.09.02

  다운로드 장바구니
• 

  [건국대학교 전기전자기초실험1 A+][2024 Ver] 14주차 - 결과레포트

  NOR 게이트를 이용한 SR 래치 실험본 실험에서는 NOR 게이트를 이용하여 SR 래치 회로를 구성하고 입력신호에 따른 출력신호 결과와 진리표를 비교하여 특성을 확인한다. ... 본 실험을 위하여 필요한 준비물은 다음과 같다.NOR 게이트, LED 2개 저항 500Ω, 함수발생기, 직류 전원공급장치, 전선다음의 회로는 NOR 게이트 CD4001B의 내부 회로도이다 ... 이를 참고하여 실험을 진행하시오.NOR 게이트를 이용하여 아래의 SR 래치 회로를 구성하고 이를 사진으로 찍어 첨부하시오.SR 래치의 S, R 단자에 아래와 같은 전압을 인가하고 각각의

  리포트 | 13페이지 | 5,000원 | 등록일 2024.08.10

  다운로드 장바구니
• 

  [논리회로실험] 실험1. Basic Gates 예비보고서

  실험이론1) Logic gate란- 디지털 회로의 기본적인 요소 부문- AND, OR, XOR, NOT, NAND, NOR, XNOR 등 7가지- 서로 다른 전압으로 표현하기위해 전압을 ... 게이트의 반전- 출력 전압은 HIGT(1)일 때 참, LOW(0)일 때 거짓- 입력 모두 참일 때만 출력이 거짓, 나머지 경우의 출력은 모두 참ABC001011101110 6) NOR ... supply- IC : 74HC00, 74HC02, 74HC04 2개, 74HC08, 74HC32, 74HC861) 74HC00 (NAND)ABC*************) 74HC02 (NOR

  리포트 | 9페이지 | 1,500원 | 등록일 2023.05.27

  다운로드 장바구니
• 

  14주차 Digital CMOS Circuit 예비보고서

  CMOS NOR GateNMOS와 PMOS를 두 개씩 사용하여 설계한 NOR gate 회로이다. ... CMOS NOR GatePMOS 2개, NMOS 2개를 이용하여 CMOS NOR Gate를 설계VDD는 3V로 고정VA : 3VPP, 1kHz, 사각파 (offset = 1.5V)VB ... : 3VPP, 2kHz, 사각파 (offset = 1.5V)오실로스코프로 VO 확인NOR의 진리표를 작성하고 실험 결과와 비교Lab 3.

  리포트 | 9페이지 | 1,000원 | 등록일 2021.11.08

  다운로드 장바구니
• 

  반도체 공정 레포트2 (Flash memory)

  NOR 플래시는 병렬의 구조, NAND 플래시는 직렬의 구조로 생각할 수 있다. ... NAND와 NOR의 Erase Mechanism은 FN Tunneling으로 같다. ... NAND-type& NOR-type2. Floating gate flash memory &Charge trap flash memory3.

  리포트 | 11페이지 | 1,000원 | 등록일 2021.01.15 | 수정일 2021.01.17

  다운로드 장바구니
• 

  홍익대학교 디지털논리실험및설계 2주차 예비보고서 A+

  1.1 NAND 게이트 7400, NOR 게이트 7402, XOR 게이트 7486의 datasheet를 확인하시오.우선 IC 칩들을 동작하게 하기 위해서 각각의 칩들에 Vcc와

  리포트 | 5페이지 | 1,500원 | 등록일 2023.03.21 | 수정일 2023.04.03

  다운로드 장바구니
• 

  아날로그및디지털회로설계실습예비보고서7-논리함수와 게이트

  실습 준비물스위치 : 2개AND gate 74HC08 : 2개OR gate 74HC32 : 1개Inverter 74HC04 : 2개NAND gate 74HC00 : 1개NOR ... 설계실습 계획서3.1 XNOR 게이트 설계 및 특성 분석(A) AND, OR, NOT 게이트를 사용하여 NAND, NOR, XOR 게이트의 기능을 갖는 회로도를 그리고, XNOR ( ... Exclusive NOR)의 진리표를 사용하여 AND, OR, NOT 게이트로 XNOR 회로도를 설계한다.- NAND : NAND 게이트는 AND 게이트의 출력을 NOT 게이트의 입력으로

  리포트 | 6페이지 | 1,000원 | 등록일 2020.03.29 | 수정일 2020.05.06

  다운로드 장바구니
• 

  중앙대학교 아날로그및디지털회로설계실습(3-2) A+ 7차예비보고서-논리함수와 게이트

  스위치 : 2 개AND gate (74HC08) : 2 개OR gate (74HC32) : 1 개Inverter (74HC04) : 2 개NAND gate(74HC00) : 1 개NOR

  리포트 | 6페이지 | 1,000원 | 등록일 2021.10.06

  다운로드 장바구니
• 

  시립대 전전설2 Velilog 결과리포트 6주차

  진리표SETRESETOUTPUT00변화없음01Q = 1 / Q’ = 010Q = 0 / Q’ = 111알수없는 값(2) NOR Gate를 이용한 LATCH회로 구성에서 NOR게이트를

  리포트 | 14페이지 | 2,000원 | 등록일 2021.12.11

  다운로드 장바구니
• 

  [예비보고서] 7.논리함수와 게이트

  (Exclusive NOR)의 진리표를 사용하여 AND, OR, NOT 게이트로 XNOR의 회로도를 설계한다. ... 설계실습 계획서7-3-1 XNOR 게이트 설계 및 특성 분석(A) AND, OR, NOT 게이트를 사용하여 NAND, NOR, XOR 게이트의 기능을 갖는 회로도를 그리고, XNOR ... (답안)[NAND Gate][NOR Gate][XOR Gate][XNOR Truth Table & XNOR Gate Design]XNOR 게이트는 두 입력이 모두 0이거나 모두 1일

  리포트 | 4페이지 | 1,000원 | 등록일 2023.01.03

  다운로드 장바구니
• 

  [건국대학교 전기전자기초실험1 A+][2024 Ver] 14주차 - 예비레포트

  모의실험(1) 모의실험 1 – NOR 게이트를 이용한 SR 래치 모의실험LTspice를 이용하여 다음의 회로도를 구성하시오.NOR 게이트는 OR 게이트와 NOT 게이트로 구성하시오.NOT ... 다양한 응용 분야에서 필수적인 역할을 한다.(2) NAND 게이트로 구성한 SR 래치 회로의 회로도와 출력신호의 논리식, 진리표를 조사하시오.NAND 게이트를 이용한 SR 래치는 NOR ... 반면, 이전 입력신호가 Set이 0이고, Reset이 1이면 출력신호 Q는 1을 유지한다.)(3) NOR 게이트로 구성한 SR 래치 회로의 회로도와 출력신호의 논리식, 진리표를 조사하시오.입력신호

  리포트 | 6페이지 | 5,000원 | 등록일 2024.08.10

  다운로드 장바구니
• 

  논리회로실험 A+예비보고서 1 Basic Gates

  실험 목적-기본적인 Logic gate인 and, or, not, nand, nor, xor게이트에 대하여 알 수 있다-위 Logic gate를 활용하여 Logic circuit을

  리포트 | 9페이지 | 1,000원 | 등록일 2020.10.09

  다운로드 장바구니
• 

  기초실험1 DeMorgan's Law 결과보고서 (인하대 기초실험1)

  2input NOR Gate 2A(5번)에 input C 연결 및 3input NOR Gate 출력2(6번)에서 멀티미터를 이용하여 결과 확인(출력 1’은 두번째 2input NOR ... Gate만을 이용하여 실험을 수행하는 것으로 2input NOR Gate와 3input NOR Gate를 사용하여 실험을 해보았다. ... Gate 2개와 3input NOR Gate 1개를 연결첫번째 2input NOR Gate 1A 단자(2번)에 input A 연결, 2A단자(5번)에 input B 연결, 두번째

  리포트 | 10페이지 | 1,000원 | 등록일 2022.04.03

  다운로드 장바구니
• 

  충북대학교 정보통신공학부 실험 13. CMOS-TTL interface

  TTL 과 CMOS 실험 시뮬레이션 (NOR){nameOfApplication=Show}

  리포트 | 9페이지 | 1,500원 | 등록일 2020.10.26

  다운로드 장바구니