"가산기" 검색결과 141-160 / 10,941건

• 

  [기초회로실험] 전가산기(Full Adder) 결과보고서

  ‘전가산기의 설계’라는 실험에서 logic lab unit에 전가산기를 직접 설계해 전가산기 진리표와 전가산기 논리식이 잘 성립한다는 사실을 직접 눈으로 확인할 수 있었다. ... 기초회로실험I결과보고서전가산기의 설계서론전가산기 (Full adder)2진 숫자(비트)를 덧셈하기 위한 논리 회로의 하나. 온 덧셈기라고도 한다. ... 전가산기는 3개의 디지털 입력(비트)을 받고, 2개의 디지털 출력(비트)을 생성한다.

  리포트 | 5페이지 | 1,000원 | 등록일 2018.05.18

  다운로드 장바구니
• 

  기본 선형 증폭기, 가산기, 미분기, 적분기 결과 report

  실험 제목기본 선형 증폭기, 가산기, 미분기, 적분기2. 결과 분석1. 그림 13.1의 회로를 구성하고 파형 발생기는 1.5VPP, 400Hz의 정현파를 발생하도록 하라. ... 실험에서는 V1은 입력파형이므로 1.0VPP, 500Hz의 정현파의 모습을 볼 수 있었고,V_0은 가산기를 통과한 것이기 때문에R_1과R_2의 가산을 한 출력 파형을 볼 수가 있었다 ... 위상도 같은 형태의 파형이 출력되었다.V_1은 입력 파형이므로1.0V_p-p~, 500Hz의 정현파가 나왔으며,V_0은 가산기를 통과한 것이기 때문에R_1과R_2의 가산을 한 출력

  리포트 | 9페이지 | 2,000원 | 등록일 2015.11.01

  다운로드 장바구니
• 

  4비트 병렬 가감산기, BCD 가산기

  병렬가감산기전가산기들을 병렬로 연결하여 여러 비트의 가산기를 만들 수 있으며 이것을 병렬가산기라 한다. ... 반가산기와 전가산기반가산기는 두 개의 2진수 한자리를 입력하여 합(sum : S)과 캐리(carry : C)를 구하는 덧셈회로이다. ... 반가산기, 전가산기의 동작을 이해하고 설계하는 방법을 알아본다.? 이를 바탕으로 병렬 가?감산기를 설계하고 동작 특성을 이해한다.?

  리포트 | 7페이지 | 2,500원 | 등록일 2015.12.10

  다운로드 장바구니
• 

  기본 선형 증폭기, 가산기, 미분기, 적분기 예비 report

  실험 제목 기본 선형 증폭기, 가산기, 미분기, 적분기2. 실험 목적이 실험에서는 연산 증폭기를 이용한 회로를 분석하고 설계할 수 있는 능력을 배양하고자 한다. 목표로 한다. ... 연산 증폭기를 이용하여 비반전 증폭기, 반전 증폭기, 미분기, 적분기 등의 피드백 회로를 구성하고, 연산 증폭기의 특성이 응용 회로에 미치는 영향을 파악한다.3. ... 실험에 필요한 기본 지식반전증폭기그림과 같이 입력신호가 op Amp의 반전(-)입력에 가해지므로 반전연산 증폭기라 한다. 여기서 은 입력저항이며 는 궤환저항이라 한다.

  리포트 | 11페이지 | 2,000원 | 등록일 2015.11.01

  다운로드 장바구니
• 

  반가산기 전가산기

  참고로 반가산기, 전가산기란 이름은 반가산기 2개를 사용하여 전가산기를 구성할 수 있다는 점에 착안하여 지어진 이름이다. ... 하나의 전가산기는 두개의 반가산기와 하나의 OR로 구성된다. ... 그림 6-3(e)는 2개의 반가산기와 1개의 OR 게이트를 사용하여 전가산기를 구현한 회로이다.- 전가산기전가산기 (full adder)는 이진수의 한 자릿수를 연산하고, 하위의 자리올림수

  리포트 | 2페이지 | 1,000원 | 등록일 2009.12.02

  다운로드 장바구니
• 

  가산기 결과보고서06

  (전가산기는 입력부분이 3개, 출력부분이 2개이다.)가산기에는 반가산기와 전가산기가 있는데 반가산기는 입력부분이 2개, 출력부분도 2개이다. ... 반면에 전가산기는 반가산기 2개로 이루어져 있으며 입력부분이 3개, 출력부분은 2개이다. ... (반가산기는 1비트 연산밖에는 하지 못한다.)- 가산기와 반대되는 개념으로 두 개의 입력받은 이진수의 차를 구해주는 감산기가 있다.

  리포트 | 2페이지 | 1,000원 | 등록일 2013.12.10

  다운로드 장바구니
• 

  반가산기 전가산기 설계

  토의 (계속)반가산기는 진리표를 보고 쉽게 구현할 수 있었으며, 전가산기 또한 반가산기를 응용하여 쉽게 구현할 수 있었다. ... 반가산기와 전가산기를 구현 해보았기에 논리회로 시간에 배웠던 전가산기를 이용한 4-bit Binary Adder 도 구현 할 수 있을 것이라 생각된다. 4-bit Binary Adder ... 토의이번 설계(실험)은 VHDL을 이용하여 반가산기(Half Adder)와 전가산기(Full Adder)를 설계하는 실습이었다.

  리포트 | 17페이지 | 2,000원 | 등록일 2010.09.09

  다운로드 장바구니
• 

  3.반가산기 및 전가산기

  반가산기반가산기(HA: Half Adder)는 2진수 덧셈을 한다. ... 전가산기전가산기는 3개의 입력을 받고 2개의 출력(합, 캐리)를 만든다. ... 학기2011년 1학기과목명디지탈논리회로실험LAB번호실험 제목3반가산기 및 전가산기실험 일자제출자 이름제출자 학번팀원 이름팀원 학번Chapter 1.

  리포트 | 6페이지 | 1,000원 | 등록일 2011.06.08

  다운로드 장바구니
• 

  반가산기와 전가산기

  실험 제목 : 반가산기 및 전가산기? ... 실험 목적 :⑴ 반가산기와 전가산기의 설계를 통해 조합논리회로의 설계방법을 공부한다.⑵ 설계된 회로의 기능측정③ 실험 이론 :⑴ 반가산기(HA : Half Adder)반가산기는 그림과 ... 이번에는 2개의 반가산기를 이용하여 전 가산기를 설계하여 보자.

  리포트 | 6페이지 | 1,000원 | 등록일 2009.10.31

  다운로드 장바구니
• 

  기본 논리 함수 및 gate와 가산기 예비 report

  실험 제목기본 논리 함수 및 gate와 가산기2. 실험 목적? 기본논리소자를 이용하여 조합논리 회로를 구성하고 기본논리 특성을 이해한다.? ... 실험 장비 및 재료· 전원 : +5Vdc 전원· 계측기 : Oscillscope, 함수발생기· 저항 : 1/4W 330Ω(4개), 1KΩ(4개), 5.6KΩ(2개)· 스위치 : 4회로 ... 많은 것을 대신하게 되었다. 74 시리즈의 회로 중에서도 게이트 IC(전자 스위치), 플립플롭, 시프트 레지스터, 카운터 등 범용성 높은 제품들이 나와 있기 때문에 전자공작과 시작기

  리포트 | 9페이지 | 2,000원 | 등록일 2016.06.26

  다운로드 장바구니
• 

  [1128결과]연산증폭기,가산기및혼합기

  가산기 및 혼합기1. 가산기① 그림 24-3의 회로를 결선하여라. ... Gain, 그리고 가산기나 혼합기를 포함한 회로에서 혼합된 신호들을 관찰하는 실험이었다. ... 가산기 및 혼합기수업 : 목요일 1,2,3교시 / 이종수 교수님, 연승호 조교님소속 : 공과대학 전자전기공학부학번,이름 : B015238 황선종, B215082 문건후 (9조)제출일자

  리포트 | 7페이지 | 1,000원 | 등록일 2014.05.15 | 수정일 2014.06.03

  다운로드 장바구니
• 

  가산기 실험결과

  두 번째 실험은 전가산기의 동작을 검증하는 실험이었습니다. ... 첫 번째 실험은 반가산기 불 함수식의 회로에 대하여 검증하는 실험이었습니다. ... 감산기2진수의 뺄셈은 보수를 구한 후, 가산기를 이용하여 구하는 것이 일반적이다. 그러나 뺄셈을 실현하는 논리회로를 구현하여 직접 실행할 수도 있다.

  리포트 | 5페이지 | 1,000원 | 등록일 2011.04.20

  다운로드 장바구니
• 

  기본 논리 함수 및 gate와 가산기 결과 report

  이것을 전가산기라고 하며, 전가산기는 반가산기 2개와 1개의 OR 게이트로서 실현될 수 있다 ... 이것을 반가산기(Half Adder)라고 하며, 반가산기는 실험 4와 같이 1개의 XOR과 1개의 AND 게이트로서 실현될 수 있다.4. ... 전가산기와 반가산기의 특성을 제대로 이해하지 못해, 실험을 제대로 하지 못 하였지만, 제대로 하였으면 이론값과 똑같은 값을 얻을 수 있었을 거라 생각한다.

  리포트 | 9페이지 | 2,000원 | 등록일 2016.06.26

  다운로드 장바구니
• 

  병렬 가산기 설계 예비보고서

  실험 목표 - VHDL 라이브러리의 기본적인 문법을 이해하고, 전가산기를 이용하여 병렬가산기를 설계한다.2. ... - 실험 2. 10비트 병렬 가산기를 설계하시오.

  리포트 | 5페이지 | 1,000원 | 등록일 2014.07.25

  다운로드 장바구니
• 

  병렬 가산기 설계 결과보고서

  실험 목표 - VHDL 라이브러리의 기본적인 문법을 이해하고, 전가산기를 이용하여 병렬가산기를 설계한다.

  리포트 | 7페이지 | 1,000원 | 등록일 2014.07.25

  다운로드 장바구니
• 

  자판기설계(가산기 이용)

  가산기를 이용한 자판기 설계입니다.한번의 버튼입력(푸시버튼)으로가산기의 덧셈,뺄셈 제어와D플립플롭의 클럭(CLK)제어까지 모두 되는 설계작품입니다.단계별로 회로도 설명이 되어있고 회로도를 ... 아이디어 구상과정연산부감가산기회로(Adder-Subtrator)S=0 → 덧셈회로S=1 → 뺄셈회로

  리포트 | 17페이지 | 2,000원 | 등록일 2012.01.07

  다운로드 장바구니
• 

  4가산기, 5장 감산기

  가산기1. ... 감산기 예비 레포트[목적]1. 반감산기와 전감산기의 원리 이해한다.2. 감산기의 동작을 실험을 통하여 확인한다.[기본이론]1. ... 이와 같은 과정을 수행하는 장치를 반감산기라 한다. 반감산기의 진리표와 논리도를 표 5.1과 그림 5.2에 나타내었다.

  리포트 | 7페이지 | 2,000원 | 등록일 2012.12.10

  다운로드 장바구니
• 

  [예비]실험3. 가산기 & 감산기

  가산기 & 감산기?실험목적1. Logic gate를 이용해서 가산기(adder)와 감산기(subtracter)를 구성한다.2. ... 전가산기(Full Adder)- 전가산기는 반가산기 2개와 OR gate를 이용하여 구성한다. XOR gate를 통하여C _{i}와 하위비트 합의 값이 출력된다. ... 디지털 시스템의 기본 요소인 가산기와 감산기의 기본 구조 및 동작원리를 이해한다.?실험이론?

  리포트 | 4페이지 | 1,500원 | 등록일 2013.09.28

  다운로드 장바구니
• 

  가산기와 감산기

  가산기와 감산기2003172157 장영준 2004164048 이덕명 2004172008 권순창가산기와 감산기1. 반가산기 2. 전가산기 3. 반감산기 4. 전감산기1. ... 색을 이용하여 Truth Table을 작성하였고, 2개의 반가산기를 통하여 전가산기를 설계하였고, 전가산기의 계산과정과 특징을 이해할 수 있었다.3. ... AND, OR, NOT의 세가지 종류의 논리회로만으로 구성할 수 있다. - 반가산기는 하위 자리에서의 캐리가 없지만, 전가산기는 하위자리에서 캐리를 받아서 셈한다. - 반가산기는 2진수를

  리포트 | 27페이지 | 1,500원 | 등록일 2009.10.04

  다운로드 장바구니
• 

  [결과]실험3. 가산기 & 감산기

  가산기 & 감산기1. 실험과정 및 결과?실험1. ... 전가산기는 A와 B의 값과 뒤의 자리에서 올라온C _{i} 값이 더해지기 때문에 반가산기 두 개와 OR gate가 필요했다. ... 실험2에서는 반가산기 2개와 OR gate로 전가산기를 만들어 입력 값에 따른 출력 값이 어떻게 되는지 확인해보았다.

  리포트 | 6페이지 | 1,500원 | 등록일 2013.09.28

  다운로드 장바구니