"가산기보고서" 검색결과 141-160 / 1,549건

• 

  A+ / 디지털시스템설계 가/감산기 실험보고서

  디지털시스템설계 실험 보고서가/감산기 회로1. ... 병렬가산기와 2의 보수를 이용한 병렬 감산기를 제어할 수 있는 회로2. Ct가 0이면 가산기이고 1이면 감산기이다. - IC 7483 : 4비트 병렬 가산기3. ... , 피가수, 가수에 맞게 구성하고 (C0=0 가산기, C0=1 감산기) C0에 따른 가산기 감산기로 분류된 출력값을 확인할 수 있었다.

  리포트 | 8페이지 | 2,000원 | 등록일 2023.08.15

  다운로드 장바구니
• 

  [예비보고서] 9.4-bit Adder 회로 설계

  예비 보고서설계실습 9. 4-bit Adder 회로 설계9-3. 설계실습 계획서9-3-1 전가산기 설계(A) 전가산기에 대한 진리표를 작성한다. ... (E) 설계한 회로 중 하나를 선택하여 2Bit 가산기 회로를 설계한다. ... 교재 이론부의 그림 13-2에 제시된 전가산기의 Sum과 Carry 출력에 대한 Karnaugh map을 참고하였다.

  리포트 | 3페이지 | 1,000원 | 등록일 2023.01.03

  다운로드 장바구니
• 

  부경대학교 전자회로실험 보고서_멀티플렉서와 디멀티 플렉서

  5.1 실험 예비 보고를 바탕으로 하나의 74513 칩을 사용하여 반가산기를 구성하라. ... 구성하라. 2 bit 덧셈기의 출력에 LED를 연결하여 동작을 확인하고, 입-출력 전압을 측정하여 실험 결과 보고서의 [표 7-8]에 기록하라. ... 구성하고, 실험과정 5.1을 반복하여 실험 결과 보고서의 [표 7-7]에 결과 값을 기록하라.

  리포트 | 3페이지 | 3,000원 | 등록일 2020.06.03 | 수정일 2024.08.05

  다운로드 장바구니
• 

  충북대 기초회로실험 반가산기 및 전가산기 결과

  반가산기 및 전가산기(결과보고서)실험 결과(1) 다음 회로를 구성하고 진리표를 작성하라.ABS[V]C[V]000.001280.0955015.080.0961105.080.0962110.001644.49 ... 이번 실험을 통해 디지털 공학에서 배운 반가산기와 전가산기의 원리가 실제 회로 상에서도 성립한다는 것을 확인해볼 수 있었다. ... 전가산기를 논리게이트를 이용하여 실제 회로로 구성하고 진리표를 작성해보는 실험이었다.

  리포트 | 1페이지 | 1,000원 | 등록일 2021.09.10 | 수정일 2021.09.15

  다운로드 장바구니
• 

  [A+]건국대 전기전자기초실험1 5주차 결과보고서

  전기전자기초실험1 결과보고서 – 5주차이름학과학번조실험 1. 반전 가산 증폭기1. ... 하지만 오차율은 미비한 정도였다.오차율은 0.054%였다.예비보고서에서와 마찬가지로 1V를 인가한 조건에서 출력전압이 0V가 되도록 회로를 변경한 후 입력전압과 출력전압을 측정한 후 ... 비반전 가산 증폭기1. 모의실험에서와 마찬가지로 다음 회로를 구성하시오.실험을 위하여 구성한 회로의 사진을 첨부하시오.V3, V4를 변경해가며 다음 표를 완성하시오.

  리포트 | 7페이지 | 4,000원 | 등록일 2024.05.21

  다운로드 장바구니
• 

  충북대 기초회로실험 Multiplexer 가산-감산 결과

  Multiplexer 가산-감산(결과보고서)실험결과(2) 과 같이 회로를 연결하고 진리표를 작성하라. ... 이번 실험을 통해 디지털 공학에서 배운 전가산기와 전감산기의 원리가 실제 회로 상에서도 성립한다는 것과 멀티플렉서를 이용하여 전가산기를 구성할 수 있다는 것을 확인해볼 수 있었다. ... 실험 2는 전가산기를 구성하고 진리표를 작성하는 실험이었는데 실험 결과 이론상 진리표와 동일하였다.

  리포트 | 2페이지 | 1,500원 | 등록일 2021.09.10 | 수정일 2021.10.26

  다운로드 장바구니
• 

  중앙대 아날로그및디지털회로설계실습 예비보고서 9장 4bit adder 회로설계

  아날로그 및 디지털회로설계 실습 예비보고서[설계실습 9. 4-bit Adder 회로 설계]소속담당교수담당조교수업시간학번성명? ... (Function generator): 1대점퍼선: 다수9-3 설계실습 계획서9-3-1 전가산기 설계(A) 전가산기에 대한 진리표를 작성한다.? ... 이용한 2Bit 가산기- XOR gate를 이용한 전가산기 두 개의 회로를 연결하여 2Bit 가산기 회로를 설계하면 다음과 같습니다.XOR gate를 이용한 전가산기 두 개를 연결한

  리포트 | 6페이지 | 1,000원 | 등록일 2023.04.06

  다운로드 장바구니
• 

  건국대학교 전기전자기초실험1 5주차 결과보고서 A+

  전기전자기초실험1 결과보고서 – 5주차학과 : 2 학번 : 이름 : 25-1. ... 반전 가산 증폭기다음과 같은 반전 가산 증폭기 회로를 구성하고 아래의 지시를 따라 실험을 진행하시오.실험을 위하여 구성한 회로의 사진을 첨부하시오.V3, V4를 변경해가며 다음 표를 ... 비반전 가산 증폭기다음과 같은 비반전 가산 증폭기 회로를 구성하고 아래의 지시를 따라 실험을 진행하시오.실험을 위하여 구성한 회로의 사진을 첨부하시오.V3, V4를 변경해가며 다음

  리포트 | 5페이지 | 5,000원 | 등록일 2024.04.14 | 수정일 2024.04.22

  다운로드 장바구니
• 

  홍익대학교 디지털논리실험및설계 5주차 예비보고서 A+

  1.1 4.1 기본 실험 (2)의 전가산기 [그림 2]는 반가산기 [그림 1] 두 개와 하 나의 OR 게이트로 이루어져 있다. ... [그림 2] 의 회로가 전가산기로 동작하는 원리를 설명하시오.전가산기는 2개의 입력 비트와 입력 캐리를 받아 합의 출력과 출력 캐리를 발생합니다. ... 즉, 기본적으로 전가산기는 1비트 크기의 2진수 3개를 입력으로 받아서 그것들의 이진 덧셈 결 과를 출력하는 시스템이라고 생각할 수 있습니다.전가산기의 진리표로부터 합의 출력과 출력

  리포트 | 5페이지 | 1,500원 | 등록일 2023.03.21 | 수정일 2023.04.03

  다운로드 장바구니
• 

  광운대학교 전기공학실험 M2. 아날로그 및 디지털 기초 회로 응용 예비레포트 [참고용]

  예비보고서 문제 풀이1. 직류회로에서의 측정 실험의 그림2 회로의 저항 양단의 전압 및 저항을 흐르는 전류의 크기를 KCL, KVL을 이용하여 계산하시오.2. ... 반가산기 및 전가산기[반가산기 입/출력 회로구성(전가산기는 Cn-1만 추가한다.) ... 가산기3-2-1.

  리포트 | 8페이지 | 1,500원 | 등록일 2024.01.02

  다운로드 장바구니
• 

  9. 4-bit Adder 회로 설계 예비보고서 [2021년도 아날로그 및 디지털 회로 설계 실습 A+ 자료]

  설계실습 계획서9-3-1 전가산기 설계(A) 전가산기에 대한 진리표를 작성한다ABCinSCout0*************00110110010101011100111111(B) Karnaugh ... 아날로그 및 디지털 회로 설계 실습-실습 9 예비보고서-4-bit Adder 회로 설계학과 :담당 교수님 :제출일 :조 :학번 / 이름 :9-1. ... B)Cin + AB(E) 설계한 회로중 하나를 선택하여 2Bit 가산기 회로를 설계한다.(D)의 설계를 토대로, 2-Bit 가산기 회로는 2개의 Full adder로 구성한다.

  리포트 | 4페이지 | 1,000원 | 등록일 2022.09.06

  다운로드 장바구니
• 

  임베디드 IoT 응용실험 - VHDL을 이용한 8-bit ALU

  Arithmetic Logic Unit) : 산술 논리 장치ALU : 중앙처리장치 속에서 연산하는 부분을 ALU라고 한다.이것은 산술연산과 논리연산을 하는 유닛이다.* 산술연산 회로- 전가산기와 ... 동영상 제작주차별 계획1주차 : 계획 보고서 작성에 있어, 디지털 공학, 전자회로 과목 복습 및 VHDL 강좌 수강, 툴 설치(VAIVADO)_최신버전, 회로의 대략적인 구상과 동작 ... 원리 파악, coding source 구상 및 검색, 계획 보고서 제출2주차 : 8-bit ALU - VHDL로 코딩 및 Xilinx FPGA tool VIVADO로 임시 시뮬레이션

  리포트 | 9페이지 | 3,000원 | 등록일 2022.04.14

  다운로드 장바구니
• 

  디지털회로실험 래치

  디지털 회로 실험 3주차 실험보고서실험 1) JK 플립플롭그림 4-11 NAND 게이트 JK 플립플롭실험 2) D 플립플롭그림 4-12 D 플립플롭 회로실험 3) 전가산기그림 5-8 ... AND, OR, XOR 게이트를 이용한 전가산기실험 4) 전감산기그림 5-9 AND, OR, NOT, XOR 게이트를 이용한 전감산기-실험결과실험 1) JK 플립플롭 결과표입 력출 ... 회로를 구성하는 실험으로 전가산기와 마찬가지로 전감산기도 2개의 반감산기를 이용하여 구현된다.전감산기는 하위 비트 감산 시 발생하는 자리 내림을 고려하여 연산 후 차와 자리내림을 출력한다.세

  리포트 | 4페이지 | 1,500원 | 등록일 2023.10.24

  다운로드 장바구니
• 

  핵심이 보이는 전자회로실험 20장 결과보고서

  결과 보고서실험명 : OP Amp 반전증폭기1. ... 실험 결과 및 결과 정리※ 실험 결과(결과 파형 사진 등)를 포함한 결과 정리※ 주교재 결과보고서 참고하여 작성20-1) OP Amp 반전증폭기의 출력전압 측정하기의 첨두-첨두값232mv위상관계반전관계의 ... 결론 및 고찰※ 주교재 결과보고서 참고하여 작성저항 [kΩ]10203040[표 20-1]의 시뮬레이션 결과에 의한 전압이득-0.996v-1.98v-2.98v-4.28v[표 20-3]

  리포트 | 8페이지 | 1,000원 | 등록일 2021.12.29

  다운로드 장바구니
• 

  [A+]중앙대 아날로그및디지털회로설계실습 예비보고서9 4-bit Adder 회로 설계

  아날로그및디지털회로설계실습 05분반 11주차 예비보고서설계실습 9. 4-bit Adder 회로 설계9-3-1 (A)전가산기 진리표ABCinSCout0*************00110110010101011100111111 ... 2-level AND-OR 로직 회로(D)위의 회로를 XOR gate를 이용하여 간소화한 회로(E)위에서 구한 XOR gate를 사용해 간소화한 회로를 참고하여 만든 2-bit 전가산기

  리포트 | 3페이지 | 1,000원 | 등록일 2021.10.09

  다운로드 장바구니
• 

  [부산대학교 응전실1(응용전기전자실험1)]AD DA 컨버터 응용전기회로 예비보고서

  응용전기전자실험 예비보고서4주차 예비보고서수강과목 : 응용전기전자실험1담당조교 :학 과 :학 번 :이 름 :제출일자 : 1) A/D, D/A 변환기에 대하여 설명하시오.* A/D 변환기A ... 자리값을 갖는 저항 회로를 이용한 래더형 D/A 변환기와 전압 가산형 D/A 변환기가 있습니다.D/A 변환기는 다양한 분야에서 사용되며 디지털 오디오 기기에서 디지털 신호를 아날로그 ... OVER {{3}} {×} {{V}} _ {{n}} N은 2진 정보의 비트 수, n은 2진 정보 1이 입력된 비트 수{{V}} _ {{n}} 은 디지털 전압 레벨을 의미합니다.3) 전압가산형

  리포트 | 3페이지 | 1,000원 | 등록일 2023.10.01 | 수정일 2024.03.22

  다운로드 장바구니
• 

  충북대 기초회로실험 반가산기 및 전가산기 예비

  반가산기 및 전가산기(예비보고서)실험 목적(1) 반가산기와 전가산기의 원리를 이해한다.(2) 가산기를 이용한 논리회로의 구성능력을 키운다.이론(1) 2진 연산(Binary Arithmetic ... 개의 반가산기와 1개의 OR 게이트로 구성할 수 있다.예비과제(1) 이론 부분을 이해하고 AND, OR 및 NOT 게이트만을 사용하여 전가산기를 설계하라.S _{n} `=` bar ... bar{A} B`=A```` OPLUS B#C`=AB(3) 전가산기(Full Adder)A, B 두 입력 외에 앞단으로부터 1개의 자리올림수도 동시에 가산을 할 수 있는 회로로서 두

  리포트 | 2페이지 | 1,000원 | 등록일 2021.09.10

  다운로드 장바구니
• 

  [A+] 중앙대 아날로그 및 디지털회로 설계실습9 4-bit adder 회로 설계 예비보고서

  설계실습 계획서9-3-1 전가산기 설계입력출력ABCinSCout0*************00110110010101011100111111(A) 전가산기에 대한 진리표를 작성한다. ... 아날로그 및 디지털 회로 설계 실습-실습 9 예비보고서-4-bit adder 회로 설계학 과 : 전자전기공학부담당 교수님 : XXX 교수님제출일 : 2020.11.XX(X)조 : X요일 ... (E) 설계한 회로중 하나를 선택하여 2Bit 가산기 회로를 설계한다.

  리포트 | 4페이지 | 1,000원 | 등록일 2021.09.06

  다운로드 장바구니
• 

  디지털회로실험 ---6장

  실 험 보 고 서실험제목:(6)장 가산기와 감산기1. ... 실험 목적(1) 반가산기와 전가산기의 원리를 이해한다.(2) 반감산기와 전감산기의 원리를 이해한다.(3) 가산기와 감산기의 동작을 확인한다.(4) 가산과 감산을 할 수 있는 회로를 ... 결과 분석 및 결론실험(2)에서는 반가산기 두 개를 이용하여 전가산기를 만들었다. 2진수로 표시된 2개의 수와 아랫자리에서 발생한 자리올림수까지 합해 주도록 하는 가산기를 전가산기라고

  리포트 | 6페이지 | 1,000원 | 등록일 2019.12.02

  다운로드 장바구니
• 

  전기및디지털회로실험 실험 M2 결과보고서

  전기및디지털회로실험결과레포트담당교수 :학과 :학번 :이름 :목차실험 명2실험 개요2실험 결과2결과 보고서9실험 고찰13실험명실험 M2. 아날로그 및 디지털 기초 회로 응용2. ... 결과보고서- 실험 결과(1) 실험에서 작성한 각 프로그램의 작성, 실행, 디버깅 과정을 순서대로 자세히 기술한다.- 키르히호프의 전압법칙 및 전류법칙void setup() {Serial.begin ... 이 결과에서 예상한 값과 거의 일치하는 값을 확인할 수 있었는데, 이를 통해 아두이노 회로의 연산방식과 동작을 이해할 수 있었다.디지털 회로에서는 전가산기와 반가산기의 동작 방식을

  리포트 | 14페이지 | 1,000원 | 등록일 2024.03.12

  다운로드 장바구니