"입력신호" 검색결과 141-160 / 22,418건

• 

  [A+] 중앙대학교 아날로그및디지털회로설계실습 11차 예비보고서

  또한, 입력 신호, Q1 신호, Q2 신호의 파형을 함께 그린다. ... 입력 clock 신호에 구형파를 인가하여 PSpice Simulation을 진행하였다.예상한 것처럼 (Q3, Q2, Q1)의 상태가 000 -> 001 -> … -> 111로 반복되는 ... 단, CLK 입력에 클럭 입력 대신 버튼 스위치를 연결하여 버튼을 누를 때마다 카운트가 증가하도록 설계한다.

  리포트 | 7페이지 | 1,000원 | 등록일 2024.02.17

  다운로드 장바구니
• 

  인하대 VLSI 설계 4주차 XOR

  Inverter회로에서 입력 신호와 출력 신호는 서로 반대이므로 입력 신호 이 VDD에서 0V로 감소할 때 출력 신호 이 0V에서 VDD까지 빠르게 상승할수록 성능이 좋다고 할 수 ... [그림 5]를 보면 Magic tool을 이용하여 netlist를 추출한 경우 1n~3n처럼 입력 신호가 서로 다르면 1을 출력, 3n~5n 구간처럼 입력 신호가 서로 같으면 0을 ... 그리고 [그림 6]의 netlist by hand의 경우 역시 1n~3n 구간처럼 입력 신호가 서로 다르면 1을 출력, 3n~5n 구간처럼 입력 신호가 서로 같으면 0을 출력하는 것을

  리포트 | 9페이지 | 2,000원 | 등록일 2023.03.15 | 수정일 2023.03.22

  다운로드 장바구니
• 

  건국대학교 전기전자기초실험2 트랜지스터1 레포트

  되며, 어느 입력으로든 Low 신호가 들어오는 순간에 출력 신호가 Low가 되는 것으로 보아 AND 게이트임을 알 수 있다.그림 2-4 실험 결과입력 VA입력 VB출력 VY0V0V0V5V5V0V5V5V ... 모두 Low일 때는 출력 신호가 Low가 되지만, 두 입력 신호들 중에 어느 하나라도 High 가 들어오면 출력 신호가 High가 되는 것으로 보아 OR 게이트임을 알 수 있다.그림 ... 결과입력 VA입력 VB출력 VY0V0V0V5V5V0V5V5V[2-3 논리 게이트 회로 3 : AND 게이트]2-3 논리게이트 회로는 두 신호가 모두 High일 때만 출력 신호가 High가

  리포트 | 16페이지 | 7,000원 | 등록일 2024.09.13 | 수정일 2024.09.14

  다운로드 장바구니
• 

  [디지털공학개론] 카운터의 응용으로 디지털시계의 회로도를 완성해 가는 과정을 설명하시오

  각 카운터는 우측에 있는 카운터로부터 입력되는 enable 제어신호 Ei가 1일 때만 1 증가하도록 설계해야 한다. ... 디지털 시계에서 쓰이는 카운터는 enable 제어 신호를 가지고 있는 카운터를 설계해야 한다. enable 제어 신호를 가져오는 이유는 모든 카운터가 하나의 클럭펄스에 동기되어 있어 ... 또한 좌측에 있는 카운터로 보낼 때는 enable 제어 신호 Eo로 만들어 주어야 한다.

  방송통신대 | 7페이지 | 3,000원 | 등록일 2021.03.23

  다운로드 장바구니
• 

  전자회로실험 23장 달링턴 및 캐스코드 증폭기 회로 레포트

  실험 지문 중에 입력 신호가 왜곡된다면 신호의 크기를 줄이라는 부분이 있지만, 실제 실험에서는 작은 크기의 교류 신호에서는 크기를 줄일수록 더 불안정한 결과를 확인하였기에, 다음 실험에서는 ... 이는 함수 발생기와 오실로스코프의 정밀한 신호 발생과 정밀한 신호 측정의 최소 단위가 일치하지 않아 한쪽의 입력 또는 출력을 다른 쪽에서 온전히 받아주지 못하는 경우가 아닌가 하는 ... 신호가 1V인 과정에서는 계산 값과 측정값과의 차이가 크지 않아 지체없이 진행하였으나, 이전 실험들 에서와 유사하게 작은 크기를 갖는 교류 입력 신호를 이용한 실험에서는 오실로스코프를

  리포트 | 10페이지 | 1,000원 | 등록일 2022.12.29

  다운로드 장바구니
• 

  실험 6 . 다이오드 리미터 회로와 클램퍼 회로의 특성 실험

  〈예제 6_1> 그림 6-2에 표시된 클리핑회로에서 입력신호에 따른 출력 신호파형을 구하시오. ... 〈풀이〉 +5V 상태로 입력 신호를 인가하면 회로는 그림 6-8에 표시된 것과 같이 동작된다. ... 콘덴서가 방전하기 위해서는 5배 시정수가 필요하므로 50ms의 시간이 결리게 되고 입력신호는 이런 상태로 0.5ms만 존재한다.

  리포트 | 16페이지 | 1,000원 | 등록일 2023.07.12

  다운로드 장바구니
• 

  [전자공학실험2] 귀환 증폭기의 주파수 보상

  즉, 출력 파형이 입력 파형보다 위상이 90°뒤짐을 확인하라.④ 입력 신호의 주파수를 조정하여 입력과 출력 파형의 진폭이 같아지는미분기 주파수 f0를 측정한다. ... 그리고입력 신호를 주파수가 1 kHz이고 진폭이 1 V인 정현파로 설정한다.③ 입력과 출력 파형을 오실로스코프로 동시에 관찰하여 이 회로가 반전미분기로 동작함을 확인하라. ... 신호주파수가 높고 진폭이 크면 출력 신호가 왜곡되므로 출력 신호의 진폭을 1V 이내로 유지하는 것이 바람직하다.

  리포트 | 10페이지 | 2,000원 | 등록일 2023.01.21

  다운로드 장바구니
• 

  컴퓨터구조(전자계산시 논리회로에서 조합논리회로와 순서논리회로의 차이점)

  순서논리회로순서논리회로는 이전 상태에서의 신호 및 외부 입력 신호에 따라 출력이 결정되는 회로로, 이전 상태를 계속 유지하기 위해서는 되먹임 논리회로를 가지고 있어야 한다.순서논리회로는 ... 기억 소자이며 전원이 공급되면 신호를 받을 때까지 현재 상태를 유지하는 논리회로이다.플립플롭은 동기식과 비동기식으로 나누어지며 동기식은 클럭이 있었서 클럭이 들어갈 때만 동작을 하는 ... RS플립플롭을 가지고 만든다.RSQ(t+1)00상태불변100(Reset)011(set)11모순(동작X)[표1] RS플립플롭 진리표3) JK플립플롭JK플립플롭은 Reset과 Set단자에 모두 신호를

  리포트 | 4페이지 | 2,000원 | 등록일 2023.09.13

  다운로드 장바구니
• 

  건국대학교 전기전자기초실험2 트랜지스터2 레포트

  작은 신호를 트랜지스터의 베이스에 입력하면 신호가 증폭되어 컬렉터로 출력된다. 이것을 몇 번 반복하면 점점 신호가 증폭되어 스피커가 울릴 만큼 강한 신호가 된다. ... 공통 이미터 회로는 이미터를 입출력 공통 단자로 하고, 베이스에 입력 신호를 가하여 컬렉터에서 출력하는 방식이다. ... 또한, 트랜지스터는 전파나 음성 신호와 같은 교류 신호의 증폭 뿐만 아니라 직류 전기신호의 증폭에도 이용된다.

  리포트 | 12페이지 | 7,000원 | 등록일 2024.09.13 | 수정일 2024.09.14

  다운로드 장바구니
• 

  기초회로실험 15주차 결과레포트

  인덕턴스가 10mH인 인덕터, 커패시턴스가 0.01인 커패시터와 1kΩ 저항을 직렬로 연결하여 신호를 입력하였다. 우선 그림 6과 같은 구형파를 입력신호로 설정하였다. ... 따른 응답그림 SEQ 그림 \* ARABIC 8 정현파 입력 신호그림 8은 구형파와 진폭은 동일하지만 주파수는 10kHz로 변한 정현파 신호를 나타내고 있다. ... 이 신호를 그림 5의 실험회로도의 입력으로 설정하여 L, C, R 양단에 걸리는 전압을 관측하였다.

  리포트 | 9페이지 | 1,000원 | 등록일 2023.12.07

  다운로드 장바구니
• 

  실험 13_공통 게이트 증폭기 결과보고서

  [표 13-4] 공통 게이트 증폭기의 전압 이득을 계산하기 위한 측정 데이터입력신호의 크기(mV)입력 신호의 주파수(kHz)출력 신호의 크기(mV)출력 신호의 주파수(kHz)전압 이득 ... 찍는 회로도출력신호 찍는 회로도=0.1일 때 입력 파형=0.1일 때 출력 파형=0.2일 때 출력 파형=0.2일 때 입력 파형=0.3일 때 입력 파형=0.3일 때 출력 파형=0.4일 ... 따라서 공통 게이트 증폭기는 낮은 저항을 가지는 신호원에서 나오는 고주파 신호를 증폭한다.4 검토 및 느낀점요약 : 이 실험에서는 MOSFET을 이용한 증폭기 중에서 공통 게이트 증폭기

  리포트 | 7페이지 | 1,500원 | 등록일 2023.01.31

  다운로드 장바구니
• 

  인코더와 디코더 회로 예비 보고서(고찰포함)A+

  디코더는 조합회로로서 n개의 binary 입력신호로부터 최대2^n개의 출력신호를 만들 수 있다.회로의 enable 입력이 존재한다면 반드시 정상적인 논리출력을 얻기 위해서는 enable ... 신호가 회로에 인가되어야 한다. ... 출력으로 변환하는 다중-입력,다중-출력 논리회로이다.

  리포트 | 5페이지 | 2,000원 | 등록일 2024.04.19 | 수정일 2024.04.21

  다운로드 장바구니
• 

  디지털논리회로 (논리 게이트)

  따라서 논리 게이트는 불리언 논리를 기반으로한 입력 신호에 따라 출력 신호를 결정하는 문의 역할을 한다. 디지털 논리 게이트의 경우, 이진 데이터 0과 1을 처리하는데 사용된다. ... ‘논리’는 불리언 논리를 말하며, ‘게이트’는 신호가 통과할 수 있는 문을 의미한다. ... 각각의 논리 게이트를 [그림 1]을 통해 나타낼 수 있다.(2) 논리식논리식이란 논리 게이트의 입력과 출력 관계를 표현한 수식을 말한다. (3) 진리표논리 게이트의 입력과 출력의 모든

  리포트 | 8페이지 | 2,000원 | 등록일 2024.01.18 | 수정일 2024.01.23

  다운로드 장바구니
• 

  실험7. 플립플롭 예비보고서

  이 경우 플립플롭은 비동기로 Q의 신호가 결정되고 이 신호가 액티브 되면 클럭과 입력은 무시되는 최우선 신호이다. ... 따라서 초기의 상태를 결정하기 위해 입력 신호 외에 별도의 비동기 신호인 SET(Q을 H로)과 RESET(Q을 L로) 신호를 추가하는 경우도 있다. ... 게이트 신호 E가 enable되지 않으면 입력신호를 무시해야 하므로, 이전상태가 유지되는 뒤단의 단순 래치의 입력에 SR=00가 되도록 하면된다.2.1.2 J-K 플립플롭JK 플립플롭은

  리포트 | 4페이지 | 1,500원 | 등록일 2022.05.26

  다운로드 장바구니
• 

  [건국대학교 전기전자기초실험1 A+][2024 Ver] 4주차 - 예비레포트

  입력신호의 주파수는 얼마인가? ... 연산 증폭기의 기능은 두 단자 사이에 인가된 신호의 차를 연산 증폭기의 자체 이득만큼 증폭시킨 후, 단일 신호로 출력하는 소자의 역할을 한다.개방 루프 이득과, 입력 저항은 무한대이고 ... 입력신호의 주파수: 100HzLTspice에서 모의실험을 수행하고 그 입력전압과 출력전압을 100ms동안 도시하시오.LTspice에서 OPAMP 라이브러리는 UniversalOpamp2를

  리포트 | 4페이지 | 5,000원 | 등록일 2024.08.10

  다운로드 장바구니
• 

  11. 카운터 설계 예비보고서 [2021년도 아날로그 및 디지털 회로 설계 실습 A+ 자료]

  또한, 입력 신호, Q1 신호, Q2 신호의 파형을 함께 그린다.비동기식 4진 카운터에서 초기 상태가 Q1=Q2=Low일 때, 입력 클럭 신호에 주기를 T라고 하면 2T마다 Q2, ... 문제의 조건대로 입력 클럭 신호에 버튼 스위치를 연결하면 버튼이 내려갔다가 올라올 때마다 입력 클럭 신호가 falling edge로 인식되어 Q3, Q2, Q1이 000 -> 001 ... Q1 신호는 2T마다 바뀌고 Q2 신호는 4T마다 바뀌므로 비동기식 4진 카운터에 Q1 신호는 입력 클럭 신호의 1/2에 해당하는 주파수를 가지게 되므로 0.5MHz이고, Q2 신호는

  리포트 | 4페이지 | 1,000원 | 등록일 2022.09.06

  다운로드 장바구니
• 

  서강대학교 22년도 전자회로실험 12주차 결과레포트

  증가시키면서 출력신호를 측정하라.주파수 (Hz)입력신호크기(Vpp)출력신호크기(Vpp)전압이득(Av)전압이득(dB)2006.086.081.000.004006.086.000.99-0.126006.005.840.97 ... , 출력 파형)전압 이득 ()27.17주파수를 10kHz에서 2배씩 증가시키면서 전압이득을 측정하고, 이를 그래프로 나타내라. .주파수 (kHz)입력신호크기(mVpp)출력신호크기(Vpp ... y축도 log scale)중간주파수 대역 이득 ()저주파 대역 차단주파수 ()고주파 대역 차단주파수 ()67.126328Hz1.02MHz1-3) 입력신호의 진폭을 1mV로 하고, 1

  리포트 | 21페이지 | 1,000원 | 등록일 2024.04.18

  다운로드 장바구니
• 

  시립대 전전설2 A+ 5주차 예비레포트

  배경이론 및 개념1) Encoder외부에서 들어오는 임의의 신호를 부호화된 신호로 변환M : N encoder -> M=가지의 입력 신호들로부터 N비트의 출력 신호를 만듦2) DecoderN ... 입력 신호 S에 의해 제어됨4) Demultiplexer (DEMUX)1: N DEMUX -> Mux의 반대 기능으로서, 하나의 입력신호를 N개의 출력 port 중의 하나로 보내줌출력할 ... : M decoder ->값을 M=가지의 신호 중의 하나로 출력하는 로직Encoder의 반대 개념의 로직3 : 8 Decoder3개의 입력선 (A, B, C)과 8개의 출력선(Q0

  리포트 | 26페이지 | 2,000원 | 등록일 2024.09.08

  다운로드 장바구니
• 

  [건국대학교 논리회로 A+][2024 Ver] 3주차

  4개의 1비트 입력신호 중, 두 비트의 선택신호값(Sel0, Sel1)이 00, 01, 10, 11인가에 따라서 출력핀에 I0, I2, I3, I4 값 중 하나를 내보내는 기능을 ... 회로를 옮겨놓은 것이므로 MUX_4x1 회로와 동일하게 4개의 1비트 입력신호 중, 두 비트의 선택신호값(Sel0, Sel1)이 00, 01, 10, 11인가에 따라서 출력핀에 I0 ... , Sel 입력핀 값이 1인 경우 (그림 2) Mout 출력핀은 ln1 입력핀 값인 1을 출력하였다.이를 통해 MUX_2_1 회로는 선택신호 Sel 값에 의해 출력값 Mout가 두

  리포트 | 8페이지 | 5,000원 | 등록일 2024.08.14

  다운로드 장바구니
• 

  시립대 전전설2 A+ 7주차 예비레포트

  입력(in_sw)으로부터 동기화(synchronized)된 한 클럭 구간의 신호 (in_sync)생성이 필요하다.사람의 손으로 Button SW1를 눌러서 입력신호 in_sw가 들어올 ... 불러와서 그 출력 in_sync신호를 Moore 머신에서 입력으로 사용함3.2. ... 실험 내용1) 실습 0Moore/Mealy 머신을 디자인할 때 입력을 Button SW를 사용하기 위하여 클럭 신호와 무관하게 비동기적(asynchoronous)으로 들어오는 버튼

  리포트 | 15페이지 | 2,000원 | 등록일 2024.09.08

  다운로드 장바구니