"delay" 검색결과 141-160 / 6,078건

• 

  [전자기학, 전자장]위상지연(Phase-Delay)를 갖지 않는 전송선로(Transmission-Line)의 설계

  Introduction일반적인 transmission line의 등가회로는 series L, R과 shunt C, G로 구성할 수 있으며 이러한 등가회로를 이용하여 propagation constant 및 Poynting vector 등을 계산할 수 있으며, 유한한 길..

  리포트 | 11페이지 | 2,500원 | 등록일 2005.12.23

  다운로드 장바구니
• 

  [자동제어] 펑션 제네래이터로 LED점등 및 DELAY작동 방법

  펑션 제네래이터로 LED점등 및 DELAY작동 방법-8255A PPI : 병렬 I/O용의 IC 가운데 8255A PPI(programmble peripheral interface)는

  리포트 | 5페이지 | 1,000원 | 등록일 2002.12.29

  다운로드 장바구니
• 

  HTML CSS 전환 정리

  변화시간height: 높이 변화시간사용방법 :div {width: 100px;transition: width 2s; }div:hover {width: 500px; }2.Transition-delay기능

  방송통신대 | 2페이지 | 4,000원 | 등록일 2022.04.09 | 수정일 2022.04.25

  다운로드 장바구니
• 

  디지털전자회로 2021 기말고사 해답

  estimation 한다.( F )(9) FO1, FO4 inverter delay를 통해 Cg와 Cd의 크기 비율을 알 수 있다. ( T )(10)Technology가 scaling ... 됨에 따라 Interconnect 가 delay에 미치는영향이 증가한다.( T )(11)Gate oxide thickness가 감소하면 gate leakage가 증가하는데 이를 줄이기 ... temperature 일 때 mobility가 저하되므로 slow corner 이다. ( F )(8) Logical effort는 transistor와 interconnect를 고려하여 delay를

  시험자료 | 14페이지 | 6,000원 | 등록일 2022.11.07 | 수정일 2022.11.09

  다운로드 장바구니
• 

  디집적, 디지털집적회로설계 실습과제 9주차 인하대

  NAND GATE의 Delay, PowerNAND gate의 propagation delay를 측정하기 위한 코드이다. ... 이렇게 delay 측정을 완료한다.그림 10은 위 코드로 측정한 NAND gate의 delay이다. 순서대로 , , , 이 출력되었다. ... 같은 시기에 동시에 신호가 변화하게 되면 어느 input에 대해 delay가 구해졌는지 알 수 없기 때문이다. 구현부 다음 단락부터 delay를 측정하기 위한 구간이다.

  리포트 | 9페이지 | 1,500원 | 등록일 2021.08.31

  다운로드 장바구니
• 

  7. 논리함수와 게이트 예비보고서 [2021년도 아날로그 및 디지털 회로 설계 실습 A+ 자료]

  의 시간대의 delay를 측정하고,t_{ cdf} 의 경우 V1 = 0, V2 = 0 의 시간대의 delay를 측정한다.AND 와 OR gate 의 delay 측정 방법은 같으므로 ... 의 시간대의 delay를 측정하고,t_{ cdf} 의 경우 V1 = 0, V2 = 0 의 시간대의 delay를 측정한다.7-3-2 NAND 게이트 설계 및 특성 분석(A) Vcc를 ... OR 게이트 delay 측정피스파이스의 기능 중 cursor를 이용하여, 출력의 50% 인 2.5V 가 되는 시간의 차이를 측정하면 된다.

  리포트 | 9페이지 | 1,000원 | 등록일 2022.09.06

  다운로드 장바구니
• 

  아주대학교 A+전자회로실험 실험6 결과보고서

  이 역시 OP-AMP 소자의 비이상성 때문이다.사각파에는 transition delay가 존재한다. ... 즉 transition delay가 이번 실험 오차의 주원인이다.(V _{T} ) _{p-p}값을 보자. ... 그러나 시뮬레이션과는 거의 일치하고, 15k OMEGA에서는 오차가 3% 미만으로 나왔으므로 제대로 된 실험이라고 볼 수 있다.오차의 주원인이 transition delay이므로,

  리포트 | 4페이지 | 2,000원 | 등록일 2023.06.10

  다운로드 장바구니
• 

  서강대학교 디지털논리회로실험 6주차 결과보고서

  Delay로 인해 clock에는 D신호에 대해서 setup time과 hold time이 존재하는데, 전자는 falling edge이전 구간 ... 회로와 function table은 다음과 같다.모든 latch들은 propagation delay가 존재하는데, 이로 인해 D-latch에서는 새로운 문제가 발생한다.

  리포트 | 12페이지 | 1,000원 | 등록일 2021.10.02

  다운로드 장바구니
• 

  Digital CMOS Circuit 예비보고서

  즉 이 때의 delay를 하강지연시간(Pulldown delay)이라 한다. 반대의 경우는 상승지연시간(pullup delay)이 된다. ... 이 때, 전류가 클수록 커패시터의 전하량이 더 빨리 감소하게 된다.이 때의 Propagation Delay =가 된다.3. ... AC신호 인가 시 Digital CMOS Inverter의 스위칭 특성위와 같은 2단 CMOS 인버터가 있을 때, 이 입력될 때 Propagation Delay에 의해 다음과 같은

  리포트 | 4페이지 | 1,000원 | 등록일 2021.05.19

  다운로드 장바구니
• 

  중앙대학교 실험 예비 보고서 (LED 점등 설계 실습)

  Delay loop routine을 적용한 LED 점등 예제.nolist.list.cseg.org 0x0000 ; 0x000은 reset 인터럽트 벡터로서 power-on 시; cpu ... ------;------------------------------------------------------------------D500MS LDI R25,100 ; 500ms delay

  리포트 | 4페이지 | 1,000원 | 등록일 2020.01.13

  다운로드 장바구니
• 

  성균관대학교 디지털집적회로설계 CAD 네번째 과제

  < Worst Case Delay >2-② < Worst Case Delay >에서와 같은 방법으로 진행되었다.input을 A1~A15까지 0으로 입력, B0~B15까지 1로 넣어준다 ... = 671.696ps이 또한, 2-②에서 구한 Linear Carry Adder의 delay보다 짧게 나옴을 확인할 수 있다. 3-①과 ②에서 구한 delay를 비교해보면 ①에서는 ... 이 delay가 발생한 이유로는 ①에서도 simulation을 통해 각 cell에서의 maximum delay를 이용하기는 했으나, 이론적인 식을 이용하였기 때문에 ②의 경우보다는

  리포트 | 28페이지 | 3,000원 | 등록일 2020.11.29 | 수정일 2021.07.27

  다운로드 장바구니
• 

  [A+] 아동간호학 실습_ 조산아,백질연화증,보행과이동의이상_신체손상위험성

  의학 및 간호학적 처치와 관리(간호)불안정한 신체 선열 유지- 작업 및 물리치료를 규칙적으로 시행하도록 교육한다.→ preterm infants, delayed milestone을 ... 122회, BT 36.9℃, RR 22회, H 94.7cm, BW 12.8kg으로 측정되었다.현재 환아의 abnormalities gait and mobility와 mobility delayed ... 규칙적으로 작업 및 물리치료를 시행하도록 교육하고 예약한다.→ preterm infants, delayed milestone을 진단받아 위의 치료를 진행해야 함2-1 40cm x 30cm

  리포트 | 8페이지 | 2,000원 | 등록일 2022.06.12 | 수정일 2022.06.14

  다운로드 장바구니
• 

  성균관대학교 디지털집적회로설계 cad과제 1

  Delay가 양 극단쪽에서 높아지는 이유는 nmos의 크기와 pmos의 크기의 합에 제한이 있기 때문에, 한 소자가 너무 커져버리면 cmos inverter의 delay가 커지기 때문이다 ... (delay가 크기 때문에 당연하다.) period는 freq의 역수를 취해 plot했다. ... Nmos의 carrier drift능력이 더 좋기 때문에 nmos가 커지면 pmos가 과도하게 느려져서 더 크게 delay가 안좋아 지는 것도 관찰할 수 있다.

  리포트 | 7페이지 | 1,500원 | 등록일 2021.05.31 | 수정일 2021.06.01

  다운로드 장바구니
• 

  전자회로실험 결과보고서 디지털집적회로

  Propagation Delay 측정그림과 같이 회로를 구성하고 신호발생기를 통해 사각파를 입력한다. 오실로스코프를 통해 Vin, Vout를 측정한다. ... Propagation Delay 측정Tp lhTp hlTpCap11.401ms1.704ms0.303msCap22.767ms3.324ms0.557ms실험결과Cap1Cap2Tp lhTp

  리포트 | 8페이지 | 3,000원 | 등록일 2019.10.03

  다운로드 장바구니
• 

  아두이노 조도센서 키트 레포트

  sensorValue >= 512 ){if (servoGrad > 0) servoGrad--;}myservo.write(servoGrad); //서보모터를 servoGrad 값만큼 이동delay

  리포트 | 5페이지 | 2,000원 | 등록일 2021.06.10

  다운로드 장바구니
• 

  아주대학교 논리회로실험 / 2번 실험 예비보고서

  전달지연 (Proopagation Delay)에 대하여 확인하고 실험한다.4. CMOS의 전기적 동작 중 내부 저항 값을 확인하고 실험한다.2. ... 이 때도 정량적 시간은t _{r}과 비슷하게 전압이V _{CC}의 90%일 때부터V _{CC}의 10%일 때까지 도달하는 시간이다.Propagation Delay (전달 지연)전달

  리포트 | 7페이지 | 1,000원 | 등록일 2021.07.20

  다운로드 장바구니
• 

  A+) 발달지연 아동 CASE STUDY(아동간호학)-간호진단 3개, 과정 1개

  Pediatric Nursing Practice(1) Conference 수정 후교과목명: 아동간호학실습1실습지: ㅇㅇ대학교병원 81W제출자:제출일: 2019.4.12과제명: “(delayed ... Brefing Note상기 환아는 2세로 delayed milestone으로 평가 후 검사에 대한 협조가 힘들고 의사소통에 제한이 있는 환아의 특성상 외래에서 진정 후 부작용이 생겼을

  리포트 | 10페이지 | 2,500원 | 등록일 2022.05.16

  다운로드 장바구니
• 

  삐도리의 인포그래픽 PPT 탬플릿 209

  types group of mobile marketing applications that allow the creation and exchange of user-generated delay ... types group of mobile marketing applications that allow the creation and exchange of user-generated delay ... factors such as the current location of the user or the time the current location of the user or the time delay

  ppt테마 | 40페이지 | 1,500원 | 등록일 2024.01.13

  다운로드 장바구니
• 

  보령LNG터미널 사업관리 자기소개서

  진행됩니다.하지만, 저는 설계 단계에서 Schedule Delay가 발생된 부분만큼 현장단계에서 Schedule의 Delay를 상쇄시키는 방안을 제시하였습니다. ... 함으로써 설계단계에서 발생한 Schedule Delay를 일정 부분 상쇄할 수 있도록 하였습니다. ... Schedule Delay 발생하는 경우, 기존에 사용하는 방식은 발주처에게 Change Order를 요청하여 상쇄시키거나, Contractor가 추가적인 비용을 부담하는 방식으로

  자기소개서 | 3페이지 | 3,000원 | 등록일 2022.02.21

  다운로드 장바구니
• 

  [최종합격]연세대학교 컴퓨터대학원 학업및연구계획서

  OR 게이트의 경우 fall time delay가 더 큰 것으로 보아 discharging에 영향을 미치는 NMOS의 크기가 PMOS보다 작아서 더 많은 fall time delay가 ... 실습에서 AND, OR Logic gate의 delay를 비교했을 때, AND gate는 rise time과 fall time delay가 1.4배 차이가 났지만, OR 게이트의 fall ... time delay는 rise time delay에 비해 40배 차이가 났었고, 이 원인을 transistor level의 PMOS, NMOS sizing 차이라고 원인을 제시하였습니다

  자기소개서 | 4페이지 | 7,000원 | 등록일 2024.02.16 | 수정일 2024.02.19

  다운로드 장바구니