"flop" 검색결과 141-160 / 1,312건

• 

  전기전자기초실험 Chapter 10 Flip-Flop andCounter DesignPre-report

  ·Flip-Flop and Counter Design① Use verilog HDL code to express Master/Slave J-K Flip-flopFlip-flop is

  리포트 | 5페이지 | 1,000원 | 등록일 2011.12.18

  다운로드 장바구니
• 

  [컴퓨터] ○ MIPS 와 FLOPS 의 비교, 분석

  참고로 펜티엄 133 MHz 프로세서를 이용하면 3차원 그래픽 연산에서 32~36 M FLOPS의 성능을 나타내며, OpenGL을 기반으로 운영하는 그래픽 프로그램을 가속할 수 있는 ... 프리미디어 2 칩셋에는 100 MFLOPS 연산기가 내장되어 있음.○ MIPS 와 FLOPS 의 비교, 분석컴퓨터의 성능 향상, 성능 비교, 연산속도 측정, 성능 예측, 기대하는 ... MIPS는 명령어의 종류에 관계없이 1초당 실행되는 명령어 수만 계산하기 때문에 명령어별 특성을 고려하지 않아 그 신뢰성에 의문이 있을 수 있는 것에 반해, FLOPS는 부동 소수점

  리포트 | 6페이지 | 1,000원 | 등록일 2005.05.21

  다운로드 장바구니
• 

  논리회로 실험 Bistable or flip-flop[예비 + 결과] 레포트

  목적 Flip-flop 에 대한 여러 가지 형태의 동작과 특성에 대해 공부한다. 가. R-S 플립플롭의 동작원리를 이해한다. 나.

  리포트 | 6페이지 | 1,000원 | 등록일 2011.03.28

  다운로드 장바구니
• 

  예비레포트9(Logic, R-S Flip-flop)

  예비레포트전자물리실험-Logic, R-S Flip-flop1. 실험제목: Analogue R-S Flip flop, Digital IC R-S Flip flop2. ... 실험과정ⓐ Analogue R-S Flip flop(reset-set flip flop)1) 위 그림과 같은 회로를 구성한다.2) S와 R을 접지로 연결하고 Q와에서의 output ... 따라서 이 FF의 이름은 Reset-Set Flip Flop이 되는 것이다. 그리고 Q'는 항상 Q의 반대 레벨이다.

  리포트 | 6페이지 | 1,500원 | 등록일 2009.11.27

  다운로드 장바구니
• 

  결과레포트9(Logic, R-S Flip-flop)

  결과레포트전자물리실험-Logic, R-S Flip-flop1. ... 실험결과 및 고찰ⓐ Analogue R-S Flip flop(reset-set flip flop)1) 위 그림과 같은 회로를 구성하고, S와 R을 접지로 연결하고 Q와에서의 output ... (reset-set flip flop, switch debouncer)★ SN74LS00N package 안에는 네 개의 gate가 있으나 오직 두 개만 회로에서 사용된다.

  리포트 | 6페이지 | 2,000원 | 등록일 2009.11.27

  다운로드 장바구니
• 

  [컴퓨터공학기초설계및실험1 예비레포트] RS 및 D 래치(Latch) / JK,T 및 D 플립플롭(Filp Flop)

  컴퓨터 공학 기초 설계 및 실험1예비보고서실험제목:RS 및 D 래치(Latch) (예비)JK, T 및 D 플립플롭(Filp Flop) (예비)예비보고서제목 및 목적제목RS 및 D 래치 ... (네이버 지식백과)KJQn+100Qn01010111(Qn)’T 플립플롭(Flip Flop)T 플립플롭은 JK 플립플롭의 입력 J와 K를 하나로 묶어 입력 T로 만든 것이다. ... 플립플롭의 종류에는 R-S, J-K, D, T 등이 있다.JK 플립플롭(Flip Flop)RS 플립플롭에서 S단자와 R단자의 입력이 “1”임을 허용하지 않아, 이를 보완하기 위해 나온

  리포트 | 7페이지 | 1,500원 | 등록일 2015.04.12

  다운로드 장바구니
• 

  [디지털 설계 언어] [쿼터스 / Verilog 설계] 2x4 Decoder / 4x1 MUX Behavioral Modeling / D flip-flop

  triggered DFF이다.② D flip-flop(posedge clock, posedge reset)코드컴파일 실패 후 Error문장을 포함한 Message 화면이 코드에서 ... 비동기식 resetNegaitive-edge triggered DFF이다.④ D flip-flop(negedge clock, posedge reset)코드컴파일 후 Error문장을 ... D flip-flop① D flip-flop(posedge clock, negedge reset)코드시뮬레이션 결과코드를 해석해보면 always문에서 clock의 positive edge일

  리포트 | 6페이지 | 1,000원 | 등록일 2014.08.11 | 수정일 2016.06.13

  다운로드 장바구니
• 

  Flip Flop

  플립-플롭을 쌍안정 멀티바이브레이터(Bistable multivibrator)라고도 부르며 정보의 저장 또는 기억회로, 개수 회로(Counter) 및 데이터 정보 전송 회로에 많이 사용된다. 플립-플롭은 SET 및 RESET의 2가지의 안정된 출력 상태를 갖는다.이 회..

  리포트 | 6페이지 | 무료 | 등록일 1999.11.08

  다운로드 장바구니
• 

  [논리회로]Latch와 Flip Flop

  Flop을 이용하여 설계된 JK Flip Flop{{그림 8. 5 M/S Flip Flop5. ... 그림 8.5는 M/S Flip Flop이며,표 8.3은 JK Flip Flop의 진리표를 나타냈다. ... JK Flip FlopJK Flip Flop은 RS Flip Flop과 유사한 동작 특성을 가지고 있다.

  리포트 | 9페이지 | 1,500원 | 등록일 2004.08.27

  다운로드 장바구니
• 

  기초전자회로실험 예비레포트 플립플롭 flip-flop

  Qn+1은 n＋1번째의 클록 펄스에 의한 출력을 표시한다.DUAL D-type Flip-Flop 7474DUAL JK Flip-Flop 74764.실험과정(1)D Flip-Flop( ... Flip-Flop의 동작원리 이해? 다양한 종류의 카운터 동작원리 이해? Flip-Flop의 응용 회로 이해2. 실험 준비물? 전원공급기 - ED-330? ... Flip-Flop기초전자회로 및 실험I실험일: 09.5.29참고 : 네이버백과(두산백과), 위키백과, 네이버이미지(사진출처), ic114.comhttp://blog.naver.com

  리포트 | 8페이지 | 1,000원 | 등록일 2009.09.18

  다운로드 장바구니
• 

  순서 논리 회로 플립플롭( flip-flop) 실험보고서

  순서 논리 회로 플립플롭( flip-flop) 실험보고서1.

  리포트 | 3페이지 | 1,000원 | 등록일 2009.08.06

  다운로드 장바구니
• 

  [전기 전자]플립플롭(Flip-Flop)

  < 플립플롭 (Flip-Flop) >- 보통 기본형 플립플롭이나 래치도 플립플롭이라고 하지만 원칙적으로는 마스터-슬레이브 플립플롭이나 에지 트리거링 플립플롭만이 플립플롭의 범주에 들어간다 ... 클럭은 NOT 게이트를 거쳐 1 이므로 앞 래치의 출력 값으로 뒤 래치의 출력이 고정된다.논리회로타이밍도JK 플립플롭- 74LS73, 74LS76은 Dual JK M/S Flip-Flop이다

  리포트 | 9페이지 | 1,000원 | 등록일 2006.04.30

  다운로드 장바구니
• 

  디지털실험 - Positive edge triggered master-slave D flip flop 설계 결과레포트

  실험 결과를 바탕으로 결과 보고서를 작성한다.◎ 논리 회로도Master-slave D flip-flop이 positive edge triggered D flip-flop의 특성을 가지고 ... 변0유011무불 변1유10우선 D flip flop은 단일입력을 갖고 있지만 출력은 두 개인 소자를 말하고, RS flip flop을 기본구조로 하여 만들어지는 것을 알고 있다. ... 이 나왔고 이의 응용형태인 Master slave D flip flop, positive edge triggered D flip flop 등등이 나왔다.DCP/enableQ0무불

  리포트 | 5페이지 | 1,000원 | 등록일 2012.03.09

  다운로드 장바구니
• 

  [디지털회로] Flip-Flop

  그입력 회로 구성에 따라 대표적으로 S-R Flip-Flop, T Flip-Flop, J-K Flip-Flop, D Flip-Flop 있다.[ RS Flip-Flop ]RS Flip-Flop은 ... 논리도# RS Flip-Flop의 진리표[ JK Flip-Flop ]JK Flip-Flop은 RS Flip-Flop과 유사한 동작 특성을 가지고 있다. ... ↑1010↑11QQ{{J Q{{CLK{{K Q# JK Flip-Flop 논리기호 ## JK Flip-Flop의 진리표[ D Flip-Flop ]{D Flip-Flop은 단일 입력을

  리포트 | 7페이지 | 1,000원 | 등록일 2003.08.29

  다운로드 장바구니
• 

  [논리회로] Latch 와 Flip Flop

  D Latch 와 Flip Flop의 동작특성 SR,JK,T Latch와 Flip Flop 의 동작과 기능 을 이해한다.[기본이론]1. ... Latch 와 Flip Flop[목 적]1. 2진 기억소자인 Latch 와 Flip Flop 의 차이점과 기능을 이해하고 , 구조와 동 작 원리를 실험 한다.2. ... 지속시간에서 작동하는 Flip Flop을 Latch라 하고, pulse transition에서 작동하는 Flip Flop을 register라 한다.2.

  리포트 | 4페이지 | 1,000원 | 등록일 2003.05.30

  다운로드 장바구니
• 

  전전컴실험Ⅱ 06반 제08주 Lab#06 [Flip-Flop, Register, SIPO] 결과보고서

  목 차< 초록 (Abstract) >‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 11. Introduction (실험에 대한 소개) ‥‥‥‥‥‥‥‥‥‥‥‥ 1가. Purpose of this Lab ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 1나. Essential Background..

  리포트 | 11페이지 | 1,500원 | 등록일 2013.09.09 | 수정일 2013.09.15

  다운로드 장바구니
• 

  Flip-Flop 특성과 응용

  실험 제목Flip-Flop 특성과 응용2. 실험 목적Flip-Flop 회로의 특성과 종류 및 그 동작원리를 실험을 통해 이해한다.3. ... 입력을 갖는 D Flip-Flop 회로를 구성하고 7474 IC를 사용한 D Flip-Flop 회로와 비교하라. ... 주고 RS Flip-Flop의 입력에 전압계를 두고 시뮬레이션 하였다.처음 약 1.0μs일 때까지는 CP신호가 0일때는 Q가 정의되지 않고 있으면 CP신호가 1일때는 RS Flip-Flop으로써

  리포트 | 12페이지 | 1,000원 | 등록일 2003.04.26

  다운로드 장바구니
• 

  전기전자기초실험 Flip-flop and Counter Design 결과보고서

  It means that whenever clock varies 0 to 1, JK flip-flop is operating. ... Master/Slave flip-flop has the form of slave connecting with output part of master. ... -Objective : To understand the operating principle of various kinds of flip-flops, and design counter

  리포트 | 12페이지 | 1,000원 | 등록일 2009.09.08

  다운로드 장바구니
• 

  예비보고서-Exp 1. Combinational Logic Design,Flip-Flop, and Counter.hwp

  Use J-K flip-flop.D. ... Clock 신호가 동시에 인가가 되고, 모든 Flip Flop의 J와 K에 똑같이 1이 들어간다면, 첫 번째와 두 번째까지의 Flip Flop은 제대로 된 출력파형을 발생시키지만, ... Combinational Logic Design,Flip-Flop, and Counter1.

  리포트 | 10페이지 | 2,000원 | 등록일 2010.10.11

  다운로드 장바구니
• 

  결과보고서-Exp 1. Combinational Logic Design,Flip-Flop, and Counter.hwp

  Use D flip-flop.D. ... Combinational Logic Design, Flip-Flop, and Counter1. ... 동기식은 전체 flip-flop이 같은 clock에 의해서 출력을 내게 되어 있으므로 안정된 동작을 할 수 있다.

  리포트 | 11페이지 | 2,000원 | 등록일 2010.10.11

  다운로드 장바구니